绪论本项目用VerilogHDL语言设计了AHB总线上的SRAM控制器，SRAM存储器在AHB总线上作为AHBslave存在，该SRAM控制器具有以下特性：支持单周期的SRAM读写操作支持低功耗工作SRAM存储体由两个Bank组成，系统根据地址选中一块/多块Bank，未被选中的Bank将处于low-powerstandby模式以降低功耗支持DFT功能DFT(DesignforTest，可测性设计)，指通过在芯片原始设计中插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。本项目中，DFT功能通过BIST（Build-inSelfT
