?博客首页：安静到无声⛳️欢迎关注❤️点赞?收藏✏️留言?系列专栏：Verilog学习?由于HDLBits刷题并不方便，在这里给大家强烈推荐一款嵌入式硬件模拟面试、刷题神器——牛客网（[Verilog，C等基础，更有一些硬件知识点拨）❤️点击免费注册和我一起刷题吧在采用vivado的RAM的进行图片数据的存取过程中，关于读写的时钟周期不太理解，因此撰写此博客用于记录。代码的实现的功能是将5×5的图片数据存入文件中，然后我们按行依次读取送入data_in中，然后再设定一个深度为5的ram用于缓存数据，通过写地址的方式将数据存入指定位置，之后再通过读地址的方式将数据从RAM中读出。
