前言本文节选UG471的第三章，进行整理翻译，用于介绍SelectIO资源内部的ISERDESE2资源。输入串并转换器(ISERDESE2)和输出并串转换器(OSERDESE2)支持非常快的I/O数据速率，并允许内部逻辑运行速度降低8倍比I/O。输入串并逻辑资源(ISERDESE2)简介7系列FPGA中的ISERDESE2是专用的串并转换器，具有特定的时钟和逻辑功能，旨在促进高速源同步应用的实施。ISERDESE2避免了在FPGA架构中设计解串器时遇到的额外时序复杂性。ISERDESE2特性包括：专用解串器/串并转换器ISERDESE2解串器可实现高速数据传输，无需FPGA架构匹配输入数据频率

系列文章目录LVDS学习笔记之IDELAYE2应用及仿真文章目录系列文章目录为什么要学ISERDESE2一、ISERDESE2原语1.ISERDESE2端口说明2.ISERDESE2属性说明二、ISERDESE2工程代码1.工程代码2.测试代码三、ISERDESE2仿真1.不带Bitslip的仿真2.带Bitslip的仿真为什么要学ISERDESE2  在LVDS学习笔记之IDELAYE2应用及仿真中作者已说明高速接口为什么需要延时。根据tap的值可以进行数据位的微调，如果当clk和data信号延时较大时，仅仅使用IDELAYE2无法达到预期，此时ISERDESE2就派上用途。  ISERDE