一码型变换该部分主要参考《数字调制解调计数的MATLAB与FPGA实现》第七章的内容，将输入单比特数据进行串并转换、差分编码、极性变换以及插值。区别主要在于，书中系统时钟是输入数据速率的4倍，使用8倍插值。为了方便使用，让输入数据时钟等于系统时钟clk，差分变换后是数据时钟为2*clk，2倍插值后要求的数据时钟为clk。1.软件设计软件代码如下：moduleCodeTrans(inputrst_n,//复位信号，低电平有效inputsclk,//采样频率inputdin,//输入串行信号//outputreg[1:0]ab,//outputwire[1:0]cd,outputsigned[1: