目录前言：简介：对比：APB的总结信号的功能读操作写操作APB2到APB3的变化APB3到APB4的变化总结：前言：主要从总线协议的特点，信号以及它的功能，读写协议，以及几种传输格式来具体总结它们。简介：AMBA（高级处理器总线架构）专门为SOC设计提供的通信标准，不同的速率需求构成了不同的分类。从高到低依次是AXI->AHB->APB。对比：它们的外接设备的对比： 从上面这个图可以看出AHB和APB的外接APB：从端设备分为：APB1(低速外设)上的设备有：电源接口、备份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看门狗、Timer2、Timer3、Ti
APB协议讲解1.APB介绍1.1APB的产生1.2APB的功能1.3APB协议的特点1.4APB协议的英文文档很短，建议看原文2.APB协议的信号列表如下图所示(取自APB4协议)3.APB时序介绍3.1APB2时序图介绍3.1.1下图为APB2的写操作时序图3.1.2下图为APB2的读操作时序图3.2APB3时序图介绍3.2.1写操作，无等待3.2.3写操作，有等待3.2.3读操作，无等待时序图3.2.4读操作，有等待时序图3.2.5写操作PSLVERR时序图3.2.6读操作PSLVERR时序图3.3APB4时序说明3.3.1PSTRB信号3.3.2PRTOT4.对于APB的master和
请阅读【ARMAMBAAXI总线文章专栏导读】文章目录AXI写响应通道BVALIDBREADYBRESP举例BRESP[2:0]编码AXI写响应通道在ARMAMBAAXI协议中，写响应通道包括以下三个信号，用来完成写事务的确认和状态传递：BVALID这是一个从设备（Slave）发出的信号，表明与当前写事务相关的BRESP（写响应）信号是有效的。换句话说，当从设备已经处理了写请求，并且准备好了响应状态时，它会将BVALID信号置为高电平。BREADY这是一个主设备（Ma
请阅读【ARMAMBAAXI总线文章专栏导读】文章目录窄位传输(NarrowTransfer)非对齐传输(UnalignedTransfer)大小端传输(EndiannessTransfer)ARMAMBAAXI(AdvancedeXtensibleInterface)是一个高性能、高带宽的总线接口，常用于连接高速微处理器核心与其它部件。在AXI总线协议中，支持多种数据传输，包括窄位传输、非对齐传输和大小端传输。下面分别对这些传输类型进行详细介绍。窄位传输(NarrowTransfer)窄位传输指的是总线宽度大于传输数据宽度的情况。例如，如果总线宽度是64位，但实际只需要传输32位的数据，这种
数字IC全站文章索引demo版（建议收藏慢慢看）*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.13信号与系统3.14数字信号处理四、总线、接口与协议*4.1UART协议4.2SPI协议4.3I2C协议4.4AMBA协议*4.4.1AHB4.4.2APB4.4.3AXI4.4.4AXI-stre
请阅读【ARMAMBAAXI总线文章专栏导读】文章目录AXI协议中RRESP信号RRESP使用举例RRESP3bit使用AXI协议中RRESP信号在AXI(AdvancedeXtensibleInterface)协议中，RRESP信号用来表示读取事务的响应状态，它由从设备（Slave）发往主设备（Master）来通知读取操作的完成情况。RRESP信号是一个2位的编码字段，用于指示读取操作是否成功完成，或者在操作过程中是否遇到了错误。对于RRESP信号，通常为2位(也可以是3位)，RRESP[1:0]，AXI协议定义了它的以下几种状态：
请阅读【ARMAMBA总线文章专栏导读】文章目录AMBA总线介绍APB总线历史1.1APB总线介绍1.1.1APB使用场景1.1.2APB信号列表1.1.3APB状态机1.2APB传输时序1.2.1APB写传输时序1.2.1.1Writetransferwithnowaitstates1.2.1.2Writetransferwithwaitstates1.2.2APB读时序1.2.2.1Readtransferwithnowaitstates1.2.2.1Readtransferwithwaitstates1.2.3ErrorRespond1.2.3.1ErrorresponseWritetr
文章目录一、设计思路1、什么时候发生写数据操作？2.什么时候发生数据读操作？3.如何根据AXI_WSTRB信号完成数据的写入？二、源码设计2.1写通道源码设计2.2读通道源码设计2.3模板代码三、仿真总结一、设计思路在设计开始之前，我们需要弄清楚以下几个问题：什么时候发生写数据操作？什么时候发生数据写操作？如何根据AXI_WSTRB信号完成数据的写入？1、什么时候发生写数据操作？ 我们在第4-1节对AXI-Lite协议介绍后，分析了写数据发生的条件，那就是当写数据和写地址同时有效时，立即完成传输； 我们将上面的条件翻译一下，就是当AXI_AWVALID、AXI_AWREADY、AXI_WV
请阅读【ARMAMBAAXI总线文章专栏导读】文章目录1.1突发传输简介1.1.1AXI4突发传输控制信号1.1.1.1AxLEN突发传输长度1.1.1.2AxSIZE突发传输宽度1.1.1.3AxBURST突发传输类型1.1.2AXI传输实例1.1.3AIX传输相关术语transaction/burst/transfer1.1突发传输简介突发传输（BurstTransfer）是指在地址总线上进行一次地址传输后，进行多次数据传输(datatransfer），相比于每次只读写一个数据
请阅读【ARMAMBAAXI总线文章专栏导读】文章目录AXILiteAXI-Full介绍AXIStream介绍AXILite介绍AXIFull与AIXLite差异总结AXILiteAMBAAXI4规范中包含三种不同的协议接口，分别是：AXI4-FullAXI4-LiteAXI4-Stream上图中的AXIFULL和AIX-Lite我们都把它们叫做Memorymap,memorymap的协议是可以寻址的，它是有地址的，它每次的访问都是针对内存中的一个
