文章目录前言一、vcs编译过程二、vcs常用指令1、常用（1）编译文件（2）debug选项（3）目录（4）使用verdi时需要在vcs里面添加的编译选项（5）仿真选项（加在sim里面）（6）其他2、覆盖率相关3、波形相关4、verdi相关三、QuestaSim使用方法四、DPI接口五、遇到的问题前言今日感想：学习只能慢慢搭积木，想一步登天可不行啊在vcs仿真时调用$dump

vcs2018+verdi实现独立仿真带有VivadoIP核的工程前言工具准备vcs编译Vivado库文件使用Makefile实现仿真file.fsynopsys_sim.setupmakefilecompileelaboratesimulate+verdi前言在对带有VivadoIP核的工程进行仿真时，通常有联合仿真和独立仿真两种方法。前者通过在Vivado软件内部与其他仿真器联合实现仿真，但这存在很多弊端，例如每次必须同时启动两个软件，不够方便，效率也低；每次修改工程中的文件，

Vivado2021.2版本与VCS/Verdi2018版本联合仿真文章目录Vivado2021.2版本与VCS/Verdi2018版本联合仿真前言一、软件版本与链接1.vivado软件2.Synopsys软件二、Vivado2021.2安装三、Synopsys相关软件安装1.SynopsysInstaller安装2.VCS软件安装四、环境变量设置五、Vivado和VCS联合仿真1.Vivdao仿真库编译2.Vivado配置第三方仿真软件3.Vivado工程与VCS的联合仿真总结前言最近想在工作站上安装vivado2022.1新版本软件并与新版本的vcs2020和verdi2020进行联合仿真

目录前言介绍建立工程运行代码查看波形总结前言用VCS+verdi运行了下UVM实战中的例子（第二章）。介绍在某宝上花了几十块，买了个虚拟机（已经安装好VCS+verdi）。直接用UVM实战中，现成的uvm代码跑了下。建立工程UVM实战源码下载地址：UVM实战源码下载书中DUT的功能：通过rxd接收数据，再通过txd发送出去。其中rx_dv是接收的数据有效指示，tx_en是发送的数据有效指示。具体代码如下所示：moduledut

目录前言1.Verdi环境配置2.VCS产生Verdi波形1、tb中加入相应的系统函数2、makefile中加入相应的选项 3.nTrace1、如何调用Verdi？【重点】2、如何查看包含的设计架构？ 3、如何查寻模块实例化的位置？【重点】4、在nTrace中如何查找 模块和信号？【重点】5、如何查寻字符串？【重点】6、如何查看某个信号是被哪些信号驱动的？【重点】7、如果查看某个信号驱动了哪些信号？【重点】8、如何查找位于不同层次的驱动信号【跨层次查看信号，看最终驱动谁，

最近由于在一家FPGA公司实习，公司的FPGA仿真和看波形工具是VCS+Verdi，由于这两样工具结合在一起有着极高的效率，也因此真切地感受到，与在学校仅仅使用vivado软件跑整个流程相比，真的是小巫见大巫。因此便在自己电脑的虚拟机中试着建立VCS+Verdi的仿真环境，写下这篇文章记录自己的使用过程。参考文章： Linux下VCS与Verdi联合仿真简易教程及例子示范文章内容主要分两部分：VCS、Verdi介绍Linux下VCS+Verdi仿真demo演示

查找module（shiift+s），字符(/)，信号(shift+a)查找模块中的信号以及筛选makershift+m创建maker，箭头选择鼠标左键对应标志线的时间点，第二个图标选择鼠标中键对应的时间点，在这个界面里还能进行颜色和线型的设置创建maker之后，波形栏里出现这个图标，点击这个图标可以选择跳到哪个maker createbus将一些信号组合到一起创建自定义的一个信号  reversemoveup,movedown等调整信号的位置&