一、目的：
1、熟悉数字集成电路设计的基本流程；
2、熟悉虚拟机的安装及使用方法；
3、熟悉Linux系统及vi编辑器的操作；
4、熟悉Quartus II、Design Compiler、Encounter设计软件的使用方法。
二、原理：
1、设计原理：计数器是最常用的寄存器逻辑电路，从微处理器的地址发生器到频率计都需要用到计数器。一般的计数器可分为两大类：加法计数器和减法计数器。加法计数器每来一个脉冲计数值加1；减法计数器则减1。
2、要求：用Verilog HDL语言设计一个带有预置数功能的8位二进制加减计数器。电路包括一个时钟输入端clk，一个异步清除输入端clr，一个同步预置位控制输入load，1个8位预置数据输入端d[7:0]，一个加减控制输入端updown，1个8位计数输出端q[7:0]，一个进位输出端rc。此次任务是利用数字集成电路的设计方法进行N位二进制加法/减法/加减计数器的电路设计及版图实现。
三、步骤及结果：
1、行为设计及行为仿真：
1)运行Quartus II，选择File>New Project Wizard，新建一个工程，FPGA芯片在Available device 列表中选择EP2C35F672C8：
2)按照设计要求，在新建的HDL文件中编写程序：带有预置数功能的8位二进制加减计数器，电路包括一个时钟输入端clk，一个异步清除输入端clr，一个同步预置位控制输入load，1个8位预置数据输入端d[7:0]，一个加减控制输入端updown，1个8位计数输出端q[7:0]，一个进位输出端rc，最终程序如下：
module LiTianhao(q,clk,load,d,reset,updown,RC);
output [7:0] q;
output RC;
input [7:0] d;
input clk,reset,load,updown;
reg [7:0] q;
reg RC;
wire clr;
always @(posedge clk)
begin
RC<=0;
q<=8'b0;
if(reset)
begin
q<=8'b0;
end
else begin
if(load)
begin
q<=d;
end
else if(load==0&updown==0)
begin
q<=q+1;
RC<=0;
end
else if(load==0&updown==1)
begin
q<=q-1;
RC<=0;
end
if(q>=8'd255)
begin
RC<=1;
end
end
end
endmodule
3)代码书写结束后，选择Processing>Start Compilation对编写的代码进行编译，编译通过后，建立波形文件，选择Insert Node or Bus，Node Finder，Filter中选择Pins:all，点击List，这样在Nodes Founder区域出现先前HDL文件中定义的输入、输出端口，点击>>，选择OK，如下图：
4)Processing>Simulation Tool，Simulation mode选择Functional（功能仿真），点击Generate Functional Simulation Netlist按键生成功能仿真网表（如要进行时序仿真，则Simulation Mode选择Timing），如下图：
5)结果：上述程序仿真结果如下图所示：
上图为无预置数、无异步清除、加计数的仿真结果。
上图为无预置数、无异步清除、减计数的仿真结果。
上图为异步清除的仿真结果。
上图为预置数输入10100000（十进制：160）、无异步清除的仿真结果。
综上所述，程序和仿真结果均达到设计要求。
2、逻辑综合：
1) Open Terminal打开操作终端，键入Linux系统命令打开Syn，在Syn下建立工作目录WorkArea如图：
2)进入建好的工作目录，键入design_vision 命令启动用户图形界面如图：
3)File->Setup，设置综合时所要映射的在/home/cdsmgr/digitalIC/Syn目录下的逻辑单元库文件.db以及符号库文件.sdb，如图：
4)File->Elaboration，分析设计模型，进行综合前预处理，Create Design Schematic查看综合前电路图，如图：
5)命令执行信息窗口显示了使用的寄存器信息和清零端信息（AR：asynchronous reset）如图：
6)Create symbol view，生成综合前的电路元件符号如图：
7)Attributes->Specify Clock ，设定时钟如图：（可在Attributes->Operation Environment 下设定输入延迟、驱动能力、连线负载等其他参数）
8)Attributes->Optimization Constraints–>Design Constraints，进行综合过程的条件约束设置，将面积优化到最小，如图：（可在Attributes->Optimization Constraints下设定优化时间等参数）
9)Design->Compile Design 进行编译后，综合后电路图与电路元件符号如图：
10)Timing->Report Timing Path，报告时序信息如下一图，其中slack（MET）大于0，满足设计时序要求；Design->Report Area，报告面积信息如下二图：
11)File->Save as，保存综合后网表文件LiTianhaomapped.v
12)命令行键入write_sdf LiTianhaomapped.sdf，保存延时信息：
13)命令栏键入write_sdc -nosplit LiTianhaomapped.sdc ，保存时钟设计约束条件：
14)综合完成。在工作目录下找到综合后网表文件LiTianhaomapped.v和时钟约束条件文件LiTianhaomapped.sdc，用于后面的布局布线。
15)在工作目录将综合后的模块名改为和文件名一致（LiTianhaomapped），如图：
3、自动布局布线：
1)Xshell5—>属性，设置主机地址，然后点击“隧道”，勾选Xmanager，连接主机并登录，如图：
2)使用vi编辑器将综合后网表文件LiTianhaomapped.v和时钟约束条件文件LiTianhaomapped.sdc以及LiTianhaomapped.sdf文件导入主机，分别如下三图：
3)键入 encounter 命令启动用户图形界面如下两图：
4)Design-> Design Import 设置输入文件，同时Advanced --Power设置如图：
Advanced --RC Extraction设置与Advanced --SI Analysis设置如下两图：
5)Save保存为LiTianhaomapped.conf文件，之后OK，得下图：
6)FloorPlan -> Specify Floorplan 进行版图的平面规划，设置与结果如下两图：
7)Power -> Power Planning -> Add Ring 添加电源线，设置与结果如下两图：
8)Edit -> Pin Editor进行端口定位，逐一设定各个端口的方位和使用的金属层、端口坐标，设置与结果如下两图：
9)Route -> Special Route进行布线，设置与结果如下两图：
10)FloorPlan -> Connect Global Net连接所有电源和地，如下左图，Place -> Place Standard Cell，把标准逻辑单元放入，结果如下右图：
11)Route -> Trail Route 进行布线，连接所有标准单元，如图：
12)Timing -> Extract RC抽取寄生参数，如下左图，Route -> NanoRoute -> Route进行精确布线，结果如下右图：
13)Place—>Physical Cells —>Add Filler，在Cell List栏选择Filler的Cell名，将Cell列表中的Cell都选择上，设置如下两图:
给Core中加入Filler，添加完Filler的版图如下：
14)Verify进行几何形状验证及连接验证：Geometry、Connectivity，如下两图：
15)输出布局布线后网表文件（.v）及时序信息文件（.sdf），Timing→ Extract RC，保存spf，spef文件。如下两图：
16)输出版图信息（.gds）：Design →Save →GDS，保存GDSII格式版图文件，命名为LiTianhaomapped.gds，Map File选择streamOut_IBM13.map，如图:
17)最终版图如下：
我有一个模型:classItem项目有一个属性“商店”基于存储的值，我希望Item对象对特定方法具有不同的行为。Rails中是否有针对此的通用设计模式？如果方法中没有大的if-else语句，这是如何干净利落地完成的？ 最佳答案 通常通过Single-TableInheritance. 关于ruby-on-rails-Rails-子类化模型的设计模式是什么？，我们在StackOverflow上找到一个类似的问题： https://stackoverflow.co
我将应用程序升级到Rails4，一切正常。我可以登录并转到我的编辑页面。也更新了观点。使用标准View时，用户会更新。但是当我添加例如字段:name时，它不会在表单中更新。使用devise3.1.1和gem'protected_attributes'我需要在设备或数据库上运行某种更新命令吗？我也搜索过这个地方，找到了许多不同的解决方案，但没有一个会更新我的用户字段。我没有添加任何自定义字段。 最佳答案 如果您想允许额外的参数，您可以在ApplicationController中使用beforefilter，因为Rails4将参数
我正在尝试解析一个CSV文件并使用SQL命令自动为其创建一个表。CSV中的第一行给出了列标题。但我需要推断每个列的类型。Ruby中是否有任何函数可以找到每个字段中内容的类型。例如，CSV行:"12012","Test","1233.22","12:21:22","10/10/2009"应该产生像这样的类型['integer','string','float','time','date']谢谢! 最佳答案 require'time'defto_something(str)if(num=Integer(str)rescueFloat(s
尝试在我的RoR应用程序中实现计数器缓存列时出现错误Unknownkey(s):counter_cache。我在这个问题中实现了模型关联:Modelassociationquestion这是我的迁移:classAddVideoVotesCountToVideos0Video.reset_column_informationVideo.find(:all).eachdo|p|p.update_attributes:videos_votes_count,p.video_votes.lengthendenddefself.downremove_column:videos,:video_vot
我正在尝试按0-9和a-z的顺序创建数字和字母列表。我有一组值value_array=['0','1','2','3','4','5','6','7','8','9','a','b'，'光盘'，'e','f','g','h','i','j','k','l','m','n','o','p','q','r','s','','u','v','w','x','y','z']和一个组合列表的数组，按顺序，这些数字可以产生x个字符，比方说三个list_array=[]和一个当前字母和数字组合的数组(在将它插入列表数组之前我会把它变成一个字符串，]current_combo['0','0','0']
我正在尝试使用Curbgem执行以下POST以解析云curl-XPOST\-H"X-Parse-Application-Id:PARSE_APP_ID"\-H"X-Parse-REST-API-Key:PARSE_API_KEY"\-H"Content-Type:image/jpeg"\--data-binary'@myPicture.jpg'\https://api.parse.com/1/files/pic.jpg用这个:curl=Curl::Easy.new("https://api.parse.com/1/files/lion.jpg")curl.multipart_form_
我正在使用Ruby，我正在与一个网络端点通信，该端点在发送消息本身之前需要格式化“header”。header中的第一个字段必须是消息长度，它被定义为网络字节顺序中的2二进制字节消息长度。比如我的消息长度是1024。如何将1024表示为二进制双字节？ 最佳答案 Ruby(以及Perl和Python等)中字节整理的标准工具是pack和unpack。ruby的packisinArray.您的长度应该是两个字节长，并且按网络字节顺序排列，这听起来像是n格式说明符的工作:n|Integer|16-bitunsigned,network(bi
目录一.加解密算法数字签名对称加密DES(DataEncryptionStandard)3DES(TripleDES)AES(AdvancedEncryptionStandard)RSA加密法DSA(DigitalSignatureAlgorithm)ECC(EllipticCurvesCryptography)非对称加密签名与加密过程非对称加密的应用对称加密与非对称加密的结合二.数字证书图解一.加解密算法加密简单而言就是通过一种算法将明文信息转换成密文信息，信息的的接收方能够通过密钥对密文信息进行解密获得明文信息的过程。根据加解密的密钥是否相同，算法可以分为对称加密、非对称加密、对称加密和非
目录前言滤波电路科普主要分类实际情况单位的概念常用评价参数函数型滤波器简单分析滤波电路构成低通滤波器RC低通滤波器RL低通滤波器高通滤波器RC高通滤波器RL高通滤波器部分摘自《LC滤波器设计与制作》，侵权删。前言最近需要学习放大电路和滤波电路，但是由于只在之前做音乐频谱分析仪的时候简单了解过一点点运放，所以也是相当从零开始学习了。滤波电路科普主要分类滤波器：主要是从不同频率的成分中提取出特定频率的信号。有源滤波器：由RC元件与运算放大器组成的滤波器。可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波（3、5、7）构成低阻抗旁路。无源滤波器：无源滤波器，又称
项目介绍随着我国经济迅速发展,人们对手机的需求越来越大,各种手机软件也都在被广泛应用,但是对于手机进行数据信息管理,对于手机的各种软件也是备受用户的喜爱小学生兴趣延时班预约小程序的设计与开发被用户普遍使用,为方便用户能够可以随时进行小学生兴趣延时班预约小程序的设计与开发的数据信息管理,特开发了小程序的设计与开发的管理系统。小学生兴趣延时班预约小程序的设计与开发的开发利用现有的成熟技术参考,以源代码为模板,分析功能调整与小学生兴趣延时班预约小程序的设计与开发的实际需求相结合,讨论了小学生兴趣延时班预约小程序的设计与开发的使用。开发环境开发说明：前端使用微信微信小程序开发工具：后端使用ssm：VU