VHDL实现数字频率计的设计
当设计文件加载到目标器件后，拨动开关的K1，使其置为高电平，从输入输出观测模块的输入端输入一个频率大于1Hz的时钟信号，这时在数码管上显示这个时钟信号的频率值。如果使拨动开关置为低电平，数码管上显示的值为系统上的数字信号源的时钟频率。改变数字信号源的时钟，看显示的值是否与标值一致（数码管显示2s刷新一次）。
测频实现框图如下图所示
所以我们可以通过设计六个模块，最终在一个原理图文件中连接，实现测频
| 文件名称 | 完成功能 |
|---|---|
| CLKOUT.VHD | 产生1Hz的闸门信号和1KHz的显示扫描信号 |
| MUX.VHD | 被测信号源选择模块 |
| TELTCL.VHD | 在时钟的作用下生成测频的控制信号 |
| CNT10.VHD | 十进制计数器，在设计中使用8个来进行计数 |
| SEG32B.VHD | 32位的锁存器，在锁存器控制信号的作用下，将计数的值锁存 |
| DISPLAY.VHD | 显示译码，将锁存的数据显示出来 |
控制信号时序关系如下图所示
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CLKOUT IS
PORT(CLK:IN STD_LOGIC;
CLKOUT1:OUT STD_LOGIC;
CLKOUT1K:OUT STD_LOGIC);
END CLKOUT;
ARCHITECTURE BHV OF CLKOUT IS
BEGIN
PROCESS(CLK)
VARIABLE COUNT1:STD_LOGIC_VECTOR(25 DOWNTO 0);
VARIABLE COUNT2:STD_LOGIC_VECTOR(15 DOWNTO 0);
VARIABLE Q1:STD_LOGIC;
VARIABLE Q2:STD_LOGIC;
BEGIN
IF CLK'EVENT AND CLK = '1' THEN
COUNT1:=COUNT1+1; --分频计数器1
COUNT2:=COUNT2+1; --分频计数器2
--这部分将50MHz频率分频得到1Hz方波
IF COUNT1="01011111010111100001000000" THEN --0.5s
--仿真时可以改成这条，因为电脑屏幕显示有限"00000000000000000000000010"
Q1:='1';
ELSIF COUNT1="10111110101111000010000000" THEN --1s
--仿真时可以改成这条，因为电脑屏幕显示有限"00000000000000000000000100"
Q1:='0';
COUNT1:="00000000000000000000000000";
END IF;
--这部分将50MHz频率分频得到1kHz方波
IF COUNT2="0110000110101000" THEN --0.5ms
--同上"0000000000000001"
Q2:='1';
ELSIF COUNT2="110000110101000" THEN --1.0ms
--同上"0000000000000010"
Q2:='0';
COUNT2:="0000000000000000";
END IF;
CLKOUT1 <=Q1; --输出1Hz方波
CLKOUT1K<=Q2; --输出1kHz方波
END IF;
END PROCESS;
END BHV;
仿真结果如下图所示
通过修改分频计数器的值可以得到不同频率的方波
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY MUX IS
PORT( SEL:IN STD_LOGIC;
CLKIN1:IN STD_LOGIC;
CLKIN2:IN STD_LOGIC;
CLKOUT:OUT STD_LOGIC);
END MUX;
ARCHITECTURE BHV OF MUX IS
BEGIN
PROCESS(SEL,CLKIN1,CLKIN2)
VARIABLE FLAG:STD_LOGIC;
BEGIN
IF SEL = '1'THEN
FLAG := '1';
ELSIF SEL = '0'THEN
FLAG := '0';
END IF;
IF FLAG = '1' THEN --当开关拨动置1时
CLKOUT<=CLKIN1; --输出波形1
ELSIF FLAG = '0' THEN --当开关拨动置1时
CLKOUT<=CLKIN2; --输出波形2
END IF;
END PROCESS;
END BHV;
仿真结果仿真结果如下图所示
开关置1时，输出CLKIN1的波形，开关置0时，输出CLKIN2的波形
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY TELTCL IS
PORT(CLK:IN STD_LOGIC;
EN:OUT STD_LOGIC;
CLR:OUT STD_LOGIC;
Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
LOAD:OUT STD_LOGIC);
END TELTCL;
ARCHITECTURE BHV OF TELTCL IS
BEGIN
PROCESS(CLK)
VARIABLE T1:STD_LOGIC_VECTOR(1 DOWNTO 0);
VARIABLE T2:STD_LOGIC_VECTOR(1 DOWNTO 0);
VARIABLE TT:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE CEN:STD_LOGIC;
VARIABLE CCLR:STD_LOGIC;
VARIABLE CLOAD:STD_LOGIC;
BEGIN
IF CLK'EVENT AND CLK = '0' THEN
T1 := T1+1;
ELSIF CLK'EVENT AND CLK = '1' THEN
T2 := T2+1;
END IF;
--允许计数控制信号
IF (T1 = "01") OR (T1 = "11") THEN
CEN:='1';
ELSIF (T1 = "00") OR (T1 = "10") THEN
CEN:='0';
END IF;
--清零控制信号
TT := T1&T2;
IF TT = ("0001" OR "1011") THEN --"0000" "1010"
CCLR := '1';
ELSE
CCLR := '0';
END IF;
--锁存控制信号
IF CEN = '1' THEN
CLOAD := '0';
ELSIF CEN = '0' THEN
CLOAD := '1';
END IF;
--最终赋值输出
EN<=CEN;
CLR<=CCLR;
LOAD<=CLOAD;
Q<=TT;
END PROCESS;
END BHV;
仿真结果仿真结果如下图所示
完美波形
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT10 IS
PORT(CLK:IN STD_LOGIC;
EN:IN STD_LOGIC;
CLR:IN STD_LOGIC;
LOAD:OUT STD_LOGIC;
Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END CNT10;
ARCHITECTURE BHV OF CNT10 IS
BEGIN
PROCESS(CLK,EN,CLK)
VARIABLE COUNT:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE CLOAD:STD_LOGIC;
BEGIN
IF EN = '1' THEN
IF CLK'EVENT AND CLK = '1'THEN
COUNT := COUNT + 1; --每个时钟上升沿计数器+1
IF COUNT = "1010" THEN --当计数器值为10时清零
COUNT := "0000";
CLOAD := '1'; --LOAD输出一个高电平
ELSE
CLOAD := '0';
END IF;
IF CLR = '1' THEN --当清零控制信号为高电平时清零
COUNT := "0000";
END IF;
END IF;
LOAD <= CLOAD;
Q <= COUNT;
END IF;
END PROCESS;
END BHV;
仿真结果如图所示
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SEG32B IS
PORT(CLK:IN STD_LOGIC;
H1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
H2:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
H3:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
H4:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
H5:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
H6:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
H7:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
H8:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
X:OUT STD_LOGIC_VECTOR(31 DOWNTO 0));
END SEG32B;
ARCHITECTURE BHV OF SEG32B IS
BEGIN
PROCESS(CLK)
VARIABLE T1:STD_LOGIC_VECTOR(1 DOWNTO 0);
VARIABLE T2:STD_LOGIC_VECTOR(1 DOWNTO 0);
VARIABLE TT:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE CX:STD_LOGIC_VECTOR(31 DOWNTO 0);
BEGIN
--因为我们需要高电平这一段，所以需要判断上升沿和下降沿
IF CLK'EVENT AND CLK = '0' THEN
T1 := T1+1;
ELSIF CLK'EVENT AND CLK = '1' THEN
T2 := T2+1;
END IF;
TT := T1&T2;
--判断是否是高电平期间
IF TT = ("0001" OR "1011" OR "0000" OR "1010") THEN
CX:=CX; --高电平锁存
ELSE
CX:=H8&H7&H6&H5&H4&H3&H2&H1; --低电平获取输入值
END IF;
X <= CX;
END PROCESS;
END BHV;
仿真结果如图所示
高电平期间锁存，低电平期间获取值
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY DISPLAY IS
PORT(CLK:IN STD_LOGIC;
P:IN STD_LOGIC_VECTOR(31 DOWNTO 0);
SEGS7:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));
END DISPLAY;
ARCHITECTURE BHV OF DISPLAY IS
BEGIN
PROCESS(CLK)
VARIABLE QT:STD_LOGIC_VECTOR(31 DOWNTO 0);
VARIABLE Q1:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE Q2:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE Q3:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE Q4:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE Q5:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE Q6:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE Q7:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE Q8:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE K:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE COUNT:STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
IF CLK'EVENT AND CLK = '1' THEN
COUNT := COUNT + 1;
QT:=P;
Q8:=QT(31 DOWNTO 28);Q7:=QT(27 DOWNTO 24);
Q6:=QT(23 DOWNTO 20);Q5:=QT(19 DOWNTO 16);
Q4:=QT(15 DOWNTO 12);Q3:=QT(11 DOWNTO 8);
Q2:=QT(7 DOWNTO 4);Q1:=QT(3 DOWNTO 0);
SEL <= COUNT;
CASE COUNT IS
WHEN "000" => K := Q8;
WHEN "001" => K := Q7;
WHEN "010" => K := Q6;
WHEN "011" => K := Q5;
WHEN "100" => K := Q4;
WHEN "101" => K := Q3;
WHEN "110" => K := Q2;
WHEN "111" => K := Q1;
WHEN OTHERS =>NULL;
END CASE;
CASE K IS
WHEN "0000" =>SEGS7 <= "00111111"; --0
WHEN "0001" =>SEGS7 <= "00000110"; --1
WHEN "0010" =>SEGS7 <= "01011011"; --2
WHEN "0011" =>SEGS7 <= "01001111"; --3
WHEN "0100" =>SEGS7 <= "01100110"; --4
WHEN "0101" =>SEGS7 <= "01101101"; --5
WHEN "0110" =>SEGS7 <= "01111101"; --6
WHEN "0111" =>SEGS7 <= "00000111"; --7
WHEN "1000" =>SEGS7 <= "01111111"; --8
WHEN "1001" =>SEGS7 <= "01101111"; --9
WHEN "1010" =>SEGS7 <= "01110111"; --A
WHEN "1011" =>SEGS7 <= "01111100"; --B
WHEN "1100" =>SEGS7 <= "00111001"; --C
WHEN "1101" =>SEGS7 <= "01011110"; --D
WHEN "1110" =>SEGS7 <= "01111001"; --E
WHEN "1111" =>SEGS7 <= "01110001"; --F
WHEN OTHERS => SEGS7 <= "00000000";
END CASE;
END IF;
END PROCESS;
END BHV;
仿真结果如图所示
数码管位选循环点亮八个数码管，达到视觉暂留，相当于八个数码管同时显示；
参照教程完成六个VHD文件的转换成模块符号文件再将各个模块按下图所示方式连接
编译后没有错误即可，新建仿真页，参数仿照下图设置
开始仿真
由于条件有限，没有设备进行调试，所以仿真设置的分频计数器较小。这里只要数码管能正常显示和移位即表明程序实验成功，若烧录与FPAG芯片中些许问题可以对某些数据调参，以达到最优效果。如果还有其他问题欢迎私聊我。
我有一个模型:classItem项目有一个属性“商店”基于存储的值，我希望Item对象对特定方法具有不同的行为。Rails中是否有针对此的通用设计模式？如果方法中没有大的if-else语句，这是如何干净利落地完成的？ 最佳答案 通常通过Single-TableInheritance. 关于ruby-on-rails-Rails-子类化模型的设计模式是什么？，我们在StackOverflow上找到一个类似的问题： https://stackoverflow.co
我将应用程序升级到Rails4，一切正常。我可以登录并转到我的编辑页面。也更新了观点。使用标准View时，用户会更新。但是当我添加例如字段:name时，它不会在表单中更新。使用devise3.1.1和gem'protected_attributes'我需要在设备或数据库上运行某种更新命令吗？我也搜索过这个地方，找到了许多不同的解决方案，但没有一个会更新我的用户字段。我没有添加任何自定义字段。 最佳答案 如果您想允许额外的参数，您可以在ApplicationController中使用beforefilter，因为Rails4将参数
我有一个用户工厂。我希望默认情况下确认用户。但是鉴于unconfirmed特征，我不希望它们被确认。虽然我有一个基于实现细节而不是抽象的工作实现，但我想知道如何正确地做到这一点。factory:userdoafter(:create)do|user,evaluator|#unwantedimplementationdetailshereunlessFactoryGirl.factories[:user].defined_traits.map(&:name).include?(:unconfirmed)user.confirm!endendtrait:unconfirmeddoenden
我正在尝试解析一个CSV文件并使用SQL命令自动为其创建一个表。CSV中的第一行给出了列标题。但我需要推断每个列的类型。Ruby中是否有任何函数可以找到每个字段中内容的类型。例如，CSV行:"12012","Test","1233.22","12:21:22","10/10/2009"应该产生像这样的类型['integer','string','float','time','date']谢谢! 最佳答案 require'time'defto_something(str)if(num=Integer(str)rescueFloat(s
目录一.加解密算法数字签名对称加密DES(DataEncryptionStandard)3DES(TripleDES)AES(AdvancedEncryptionStandard)RSA加密法DSA(DigitalSignatureAlgorithm)ECC(EllipticCurvesCryptography)非对称加密签名与加密过程非对称加密的应用对称加密与非对称加密的结合二.数字证书图解一.加解密算法加密简单而言就是通过一种算法将明文信息转换成密文信息，信息的的接收方能够通过密钥对密文信息进行解密获得明文信息的过程。根据加解密的密钥是否相同，算法可以分为对称加密、非对称加密、对称加密和非
华为OD机试题本篇题目：明明的随机数题目输入描述输出描述：示例1输入输出说明代码编写思路最近更新的博客华为od2023|什么是华为od，od薪资待遇，od机试题清单华为OD机试真题大全，用Python解华为机试题|机试宝典【华为OD机试】全流程解析+经验分享,题型分享,防作弊指南华为o
C#实现简易绘图工具一.引言实验目的:通过制作窗体应用程序(C#画图软件),熟悉基本的窗体设计过程以及控件设计,事件处理等,熟悉使用C#的winform窗体进行绘图的基本步骤,对于面向对象编程有更加深刻的体会.Tutorial任务设计一个具有基本功能的画图软件**·包括简单的新建文件,保存,重新绘图等功能**·实现一些基本图形的绘制,包括铅笔和基本形状等,学习橡皮工具的创建**·设计一个合理舒适的UI界面**注明:你可能需要先了解一些关于winform窗体应用程序绘图的基本知识,以及关于GDI+类和结构的知识二.实验环境Windows系统下的visualstudio2017C#窗体应用程序三.
目录前言滤波电路科普主要分类实际情况单位的概念常用评价参数函数型滤波器简单分析滤波电路构成低通滤波器RC低通滤波器RL低通滤波器高通滤波器RC高通滤波器RL高通滤波器部分摘自《LC滤波器设计与制作》，侵权删。前言最近需要学习放大电路和滤波电路，但是由于只在之前做音乐频谱分析仪的时候简单了解过一点点运放，所以也是相当从零开始学习了。滤波电路科普主要分类滤波器：主要是从不同频率的成分中提取出特定频率的信号。有源滤波器：由RC元件与运算放大器组成的滤波器。可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波（3、5、7）构成低阻抗旁路。无源滤波器：无源滤波器，又称
MIMO技术的优缺点优点通过下面三个增益来总体概括：阵列增益。阵列增益是指由于接收机通过对接收信号的相干合并而活得的平均SNR的提高。在发射机不知道信道信息的情况下，MIMO系统可以获得的阵列增益与接收天线数成正比复用增益。在采用空间复用方案的MIMO系统中，可以获得复用增益，即信道容量成倍增加。信道容量的增加与min(Nt,Nr)成正比分集增益。在采用空间分集方案的MIMO系统中，可以获得分集增益，即可靠性性能的改善。分集增益用独立衰落支路数来描述，即分集指数。在使用了空时编码的MIMO系统中，由于接收天线或发射天线之间的间距较远，可认为它们各自的大尺度衰落是相互独立的，因此分布式MIMO
项目介绍随着我国经济迅速发展,人们对手机的需求越来越大,各种手机软件也都在被广泛应用,但是对于手机进行数据信息管理,对于手机的各种软件也是备受用户的喜爱小学生兴趣延时班预约小程序的设计与开发被用户普遍使用,为方便用户能够可以随时进行小学生兴趣延时班预约小程序的设计与开发的数据信息管理,特开发了小程序的设计与开发的管理系统。小学生兴趣延时班预约小程序的设计与开发的开发利用现有的成熟技术参考,以源代码为模板,分析功能调整与小学生兴趣延时班预约小程序的设计与开发的实际需求相结合,讨论了小学生兴趣延时班预约小程序的设计与开发的使用。开发环境开发说明：前端使用微信微信小程序开发工具：后端使用ssm：VU