VCS仿真分两步法和三步法，两步法包含：Compiling、Simulating；三步法包含：Analyzing、Elaborating、Simulating。
两步法只支持Verilog和systemVerilog语言编写的工程，不支持带vhdl语言的工程编译。三步法支持VHDL、Verilog和混合HDL编译。本文阐述三步法仿真方式：
VCS提供了vhdlan和vlogan可执行文件，用于analyze VHDL代码和verilog代码，并将分析后的中间文件存储到设计中或者工作库中。
默认情况下，vhdlan选项与VHDL-93兼容，vlogan与Verilog-2000兼容。可以使用vhdlan的-vhdl87选项切换到VHDL-87。类似地，可以分别使用-vhdl02或-vhdl08选项切换到VHDL 2002或VHDL 2008。可以使用vlogan的选项-sverilog 切换到SystemVerilog模式。语法如下：
% vlogan [vlogan_options] <Verilog_source_filename>
% vhdlan [vhdlan_options] <VHDL_filename_list>
| vlogan option | 含义 |
|---|---|
| -help | 显示最常用的编译时和运行时选项的简洁描述 |
| -location | 显示vlogan安装路径 |
| -notice | 启用详细诊断消息 |
| -V | 启用警告消息并显示每个命令使用的时间 |
| -uc | 屏蔽Synopsys版权消息 |
| -q | 屏蔽编译信息 |
| -full64 | 使用64位模式编译和仿真 |
| -kdb | 使能生成verdi KDB 数据库 |
| +v2k | 启用Verilog 2001架构（默认自2012.09起） |
| -sverilog | 启用SystemVerilog源代码分析 |
| +error+count | 设置 VCS 详细说明错误计数限制。默认情况下，VCS 在达到 10 个错误后停止细化。 |
| -timescale=time_unit/time_precision | 仿真时间单位和精度 |
| -work<VHDL_logical_library> | 指定创建VERILOG目录并在与此逻辑库关联的物理目录中写入中间文件，该目录也可在synopsys_sim.setup文件中指定 |
| -lca | 此功能是有限的客户可用性（LCA）。有限客户可用性（LCA）功能是特定功能可用的功能。根据客户反馈并满足所需的功能完成标准，这些功能将准备好进行一般发布 |
| +define+macro | 定义文本宏。使用“ifdef编译器指令”在Verilog源代码中测试此定义 |
| -l <filename> | 指定VCS记录编译消息和运行时消息的日志文件（如果包含-R选项） |
| -f <filename> | 指定包含源文件路径名列表和所需分析选项的文件，文件列表内的注释可以使用 “//” 或者 “/* */”,"filename"不允许超过1024个字符 |
| -v <library_file> | 指定用于搜索模块定义的Verilog库文件 |
| -y <library_directory> | 指定用于搜索模块定义的Verilog库目录。将此选项与+libext+扩展名一起使用 |
| +libext+extension+ | 指定VCS仅搜索库目录中具有指定文件扩展名的文件。可以指定多个扩展名，用加号（+）字符分隔扩展名。例如+libext+.v+.V+指定在库中搜索扩展名为.V或.V的文件。将文件扩展名添加到此选项的顺序不会指定VCS搜索库中具有这些文件扩展名的文件的顺序 |
| +incdir+directory | 指定包含使用“包含编译器”指令指定的文件的目录。可以指定多个目录，用“+”字符分隔每个路径名 |
| -ignore keyword_argument | 根据指定的关键字参数抑制警告消息 |
| +delay_mode_path | 仅使用指定块中模块路径延迟中的延迟规格。将所有门、开关和连续分配的所有延迟规格覆盖为零 |
| +delay_mode_zero | 删除所有门、开关、连续分配和模块路径上的延迟规格 |
| -top | 用于指定描述顶层配置或设计模块 |
vcs命令执行设计的编译/细化，并创建模拟可执行文件。默认情况下生成并使用编译的事件代码。生成的模拟可执行文件simv可用于运行多个模拟。语法如下：
% vcs [libname.]design_unit [options]
其中：[libname.]design_unit 指要仿真的design_unit，默认使用WORK库。design_unit是仿真的module名。
| option选项 | 含义 |
|---|---|
| -h/-help | 列出最常用的VCS编译和运行时选项的说明 |
| -mcg | 在VCS后端启用混合代码生成模型。部分代码由可用的C编译器进行了积极优化 |
| -licqueue | 获取VCS license，直到找到为止。如果有多个jobs要求许可证，那么这些作业中的任何一个都会获得许可证（类似于旧的或不推荐使用的选项+vcs+lic+wait） |
| -full64 | 使用64位模式编译和仿真 |
| -kdb | 使能生成verdi KDB 数据库 |
| -timescale=time_unit/time_precision | 仿真时间单位和精度 |
| +notimingcheck | 禁止 VCS 在编译中忽略设计的时序检查系统任务。 此选项可以适度提高仿真性能。 这种改进的程度取决于 VCS 忽略的时序检查的数量。 您还可以在运行时使用此选项在 VCS 将它们编译到可执行文件后禁用这些时间检查 |
| +error+< count > | 设置 VCS 详细说明错误计数限制。默认情况下，VCS 在达到 10 个错误后停止细化 |
| -debug_access+f | 用于将值写入（存入）寄存器和变量，以及将值强制写入寄存器、变量和网络 |
| -debug_access+r | 在部分调试读取模式下编译/细化设计 |
| -debug_access+all | 在完全调试模式下编译/细化设计 |
| -debug_region | 为 -debug_access 功能指定设计区域 |
| +plusarg_save | 一些运行时选项必须在 +plusarg_save 选项之前，以便 VCS 将它们编译成可执行文件 |
| -deraceclockdata | 使用时钟数据分辨率可确保始终对数据的先前值进行采样。可以显著提高验证效率。 在迁移到新版本或修改提供给 VCS 命令行的选项时，不会因为触发器而导致仿真不匹配 |
| +optconfigfile | 可选项， 指定使用配置文件将 Radiant Technology 优化应用于部分设计 |
| -Mupdate[=0] | 默认情况下，VCS会在编译之间覆盖生成文件。如果希望在两次编译之间保留生成文件，请使用0参数输入此选项。输入此参数而不输入0参数，将指定默认条件、增量编译和更新生成文件。 |
Elaboration过程中，VCS使用生成的中间文件创建一个二进制可执行文件simv。可以使用simv运行模拟。根据设计的详细说明，可以使用以下两种模式运行仿真：交互模式和批处理（batch）模式。
交互模式（调试模式）：支持交互模式下的仿真，需要在Elaboration 时使用-debug_access+r, -debug_access+all选项；
批处理模式：使用-debug_access选项会降低运行性能，仅当需要debug时，选用该选项；
仿真语法如下：
./simv [ runtime_options]
| option选项 | 含义 |
|---|---|
| -cg_coverage_control=0/1 | 使能（1）或禁止（0）覆盖率分析 |
| +ntb_random_seed | 设置顶层随机数生成器开始时的值 |
| -assert < assertion_name > | 在整个设计中基于"名称"的通配符匹配禁用断言 |
| +vcs+stop+time | 指定停止仿真的时间，时间值不大于2**32 |
| +vcs+finish+time | 指定结束仿真的时间，时间值不大于2**32 |
| -l filename | 指定log文件的存放位置 |
| -q | 安静模式；禁止显示VCS标题和摘要信息。在模拟开始时抑制专有消息，在结束时抑制VCS模拟报告（时间、CPU时间、数据结构大小和日期）。在模拟开始时抑制SystemC BMI警告和注释 |
| -V | 详细模式；显示VCS版本和扩展摘要信息。在模拟开始时显示VCS编译和运行时版本号以及版权信息 |
| +vcs+nostdout | 仅对设计的Verilog部分禁用VCS的所有文本输出，包括来自 m o n i t o r 和 monitor和 monitor和display的消息和文本以及其他系统任务。如果包含-l选项，VCS仍会将此输出写入日志文件 |
| +no_notifier | 禁止切换作为系统定时检查的可选参数的通知程序寄存器，定时检查违规的报告不受影响，这也是一个编译时选项 |
| +notimingcheck | 禁止时序检查，+notimingcheck选项的优先级高于UCLI中的任何tcheck命令。 |
| +no_tchk_msg | 禁用定时冲突的显示，但不会禁用定时检查中通知程序寄存器的切换，这也是一个编译时选项 |
| +vcs+lic+wait | 如果作业启动时没有可用的网络许可证，则等待网络许可证 |
| -licwait timeout | 启用许可证队列，其中timeout是VCS在最终退出之前等待许可证的时间（以分钟为单位） |
| -f filename | 在文件中指定用户定义的运行时选项 |
| +vcs+ignorestop | 忽略源代码中的$stop系统任务 |
| -ucli | 使用UCLI |
SIMFILE := ./simfiles.f
TB_TOP := tb_top
DEFINE := SIM+DEBUG
comp:
-mkdir -p sim_log
-vlogan -V -nc -sverilog -full64 -kdb -skip_translate_body -timescale=1ps/1ps -lca\
+librescan +v2k +systemverilogext+.sv \
+define+${DEFINE} \
-f ${SIMFILE} \
-l ./sim_log/vlogan.log
elab:
-vcs -top ${TB_TOP} \
-licqueue -full64 -timescale=1ps/1ps -notice \
-debug_acc+all+dmptf -debug_region+cell+encrypt -debug_access+idents_db
sim:
-./simv -lca -debug_access \
+no_notifier +notimingcheck +nospecify \
-cm line+cond+fsm+tgl+path+branch -cm_dir ./simv.db.vdb -cm_cond allops \
-ucli -do ./do.ucli +fsdb+gate=off +fsdb+all=on +fsdb+dump_log=off \
-l test_srun.log
simfiles.f文件示例：
+incdir+/dut
+incdir+/sim_tb
+incdir+.
-sverilog /dut/dut.v
-sverilog /sim_tb/tb.v
do.ucli文件示例：
fsdbDumpfile tb_top.fsdb
fsdbDumpvars 0
fsdbDumpSVA
run
quit
目录前言滤波电路科普主要分类实际情况单位的概念常用评价参数函数型滤波器简单分析滤波电路构成低通滤波器RC低通滤波器RL低通滤波器高通滤波器RC高通滤波器RL高通滤波器部分摘自《LC滤波器设计与制作》，侵权删。前言最近需要学习放大电路和滤波电路，但是由于只在之前做音乐频谱分析仪的时候简单了解过一点点运放，所以也是相当从零开始学习了。滤波电路科普主要分类滤波器：主要是从不同频率的成分中提取出特定频率的信号。有源滤波器：由RC元件与运算放大器组成的滤波器。可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波（3、5、7）构成低阻抗旁路。无源滤波器：无源滤波器，又称
最近在学习CAN，记录一下，也供大家参考交流。推荐几个我觉得很好的CAN学习，本文也是在看了他们的好文之后做的笔记首先是瑞萨的CAN入门，真的通透；秀！靠这篇我竟然2天理解了CAN协议！实战STM32F4CAN！原文链接：https://blog.csdn.net/XiaoXiaoPengBo/article/details/116206252CAN详解（小白教程）原文链接：https://blog.csdn.net/xwwwj/article/details/105372234一篇易懂的CAN通讯协议指南1一篇易懂的CAN通讯协议指南1-知乎(zhihu.com)视频推荐CAN总线个人知识总
深度学习部署：Windows安装pycocotools报错解决方法1.pycocotools库的简介2.pycocotools安装的坑3.解决办法更多Ai资讯：公主号AiCharm本系列是作者在跑一些深度学习实例时，遇到的各种各样的问题及解决办法，希望能够帮助到大家。ERROR:Commanderroredoutwithexitstatus1:'D:\Anaconda3\python.exe'-u-c'importsys,setuptools,tokenize;sys.argv[0]='"'"'C:\\Users\\46653\\AppData\\Local\\Temp\\pip-instal
我完全不是程序员，正在学习使用Ruby和Rails框架进行编程。我目前正在使用Ruby1.8.7和Rails3.0.3，但我想知道我是否应该升级到Ruby1.9，因为我真的没有任何升级的“遗留”成本。缺点是什么？我是否会遇到与普通gem的兼容性问题，或者甚至其他我不太了解甚至无法预料的问题？ 最佳答案 你应该升级。不要坚持从1.8.7开始。如果您发现不支持1.9.2的gem，请避免使用它们(因为它们很可能不被维护)。如果您对gem是否兼容1.9.2有任何疑问，您可以在以下位置查看:http://www.railsplugins.or
如何学习ruby的正则表达式？(对于假人) 最佳答案 http://www.rubular.com/在Ruby中使用正则表达式时是一个很棒的工具，因为它可以立即将结果可视化。 关于ruby-我如何学习ruby的正则表达式？，我们在StackOverflow上找到一个类似的问题： https://stackoverflow.com/questions/1881231/
深度学习12.CNN经典网络VGG16一、简介1.VGG来源2.VGG分类3.不同模型的参数数量4.3x3卷积核的好处5.关于学习率调度6.批归一化二、VGG16层分析1.层划分2.参数展开过程图解3.参数传递示例4.VGG16各层参数数量三、代码分析1.VGG16模型定义2.训练3.测试一、简介1.VGG来源VGG（VisualGeometryGroup）是一个视觉几何组在2014年提出的深度卷积神经网络架构。VGG在2014年ImageNet图像分类竞赛亚军，定位竞赛冠军；VGG网络采用连续的小卷积核（3x3）和池化层构建深度神经网络，网络深度可以达到16层或19层，其中VGG16和VGG
文章目录1、自相关函数ACF2、偏自相关函数PACF3、ARIMA(p,d,q)的阶数判断4、代码实现1、引入所需依赖2、数据读取与处理3、一阶差分与绘图4、ACF5、PACF1、自相关函数ACF自相关函数反映了同一序列在不同时序的取值之间的相关性。公式：ACF(k)=ρk=Cov(yt,yt−k)Var(yt)ACF(k)=\rho_{k}=\frac{Cov(y_{t},y_{t-k})}{Var(y_{t})}ACF(k)=ρk=Var(yt)Cov(yt,yt−k)其中分子用于求协方差矩阵，分母用于计算样本方差。求出的ACF值为[-1,1]。但对于一个平稳的AR模型，求出其滞
写在之前Shader变体、Shader属性定义技巧、自定义材质面板，这三个知识点任何一个单拿出来都是一套知识体系，不能一概而论，本文章目的在于将学习和实际工作中遇见的问题进行总结，类似于网络笔记之用，方便后续回顾查看，如有以偏概全、不祥不尽之处，还望海涵。1、Shader变体先看一段代码......Properties{ [KeywordEnum(on,off)]USL_USE_COL("IsUseColorMixTex?",int)=0 [Toggle(IS_RED_ON)]_IsRed("IsRed?",int)=0}......//中间省略，后续会有完整代码 #pragmamulti_c
TCL脚本语言简介•TCL（ToolCommandLanguage）是一种解释执行的脚本语言（ScriptingLanguage）,它提供了通用的编程能力：支持变量、过程和控制结构；同时TCL还拥有一个功能强大的固有的核心命令集。TCL经常被用于快速原型开发，脚本编程，GUI和测试等方面。•实际上包含了两个部分：一个语言和一个库。首先，Tcl是一种简单的脚本语言，主要使用于发布命令给一些互交程序如文本编辑器、调试器和shell。由于TCL的解释器是用C\C++语言的过程库实现的，因此在某种意义上我们又可以把TCL看作C库，这个库中有丰富的用于扩展TCL命令的C\C++过程和函数，所以，Tcl是
按照目前的情况，这个问题不适合我们的问答形式。我们希望答案得到事实、引用或专业知识的支持，但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开，visitthehelpcenter指导。关闭9年前。我来自C、php和bash背景，很容易学习，因为它们都有相同的C结构，我可以将其与我已经知道的联系起来。然后2年前我学了Python并且学得很好，Python对我来说比Ruby更容易学。然后从去年开始，我一直在尝试学习Ruby，然后是Rails，我承认，直到现在我还是学不会，讽刺的是那些打着简单易学的烙印，但是对于我这样一个老练的程序员来说，我只是无法将它