Vivado关于综合(Synthesis)后存在Hold时序违例(Hold＜0)，但实现(Implementation)后无时序违例(hold＞= 0)的问题

海棠韶华 2024-02-08 原文

一、问题描述

1.测试代码（4位计数器）

(1).v文件

`timescale 1ns / 1ps
module Top
(
    input wire  clk_p,
    input wire  clk_n,
    // input clk,
    input wire  en,
    input wire  restn,
    output reg [3:0] count
);
wire clk;
IBUFDS #(
      .DIFF_TERM("FALSE"),       // Differential Termination
      .IBUF_LOW_PWR("TRUE"),     // Low power="TRUE", Highest performance="FALSE" 
      .IOSTANDARD("DEFAULT")     // Specify the input I/O standard
   ) IBUFDS_inst (
      .O(clk),  // Buffer output
      .I(clk_p),  // Diff_p buffer input (connect directly to top-level port)
      .IB(clk_n) // Diff_n buffer input (connect directly to top-level port)
   );
always @(posedge clk or negedge restn) 
begin
    if(~restn)
    begin
        count <= 'd0;
    end
    else
    begin
        if(en)
        begin
            count <= count + 1'b1;

        end
    end
end
endmodule

（2）约束文件

（3）测试板卡：Xilinx ZYNQ ZCU102

2.主要问题

Vivado综合(Synthesis)后存在Hold时序违例(Hold<0)，但实现(Implementation)后无时序违例(hold>= 0)。

时序违例路径：所有存在计数器的路径均会引起时序违例

3.问题分析

从违例路径来看，违例存在于data path delay

二、问题分析

1.测试源代码层面

为保证代码的准确性，使用了《数字电路与逻辑设计（汤勇明著）》、《Verilog HDL数字系统设计与入门应用案例（王忠礼著）》、《Verilog数字系统设计教程（夏宇闻著）》和《数字设计原理与实践（John F.Wakerly）》等几本书籍提供的计数器HDL代码。经测试，以上书籍提供的计数器HDL代码均会存在相同的问题。此外，我还向所在团队史诗级师兄讨论过该问题，师兄提供的计数器HDL代码仍然会存在相同的问题。综上，推测不是代码引起的综合后hold时序违例问题；考虑是xdc约束或vivado综合设置及版本引起的问题。

2.EDA工具层面

为检验vivado综合设置及版本是否引起该问题，我尝试了不同的版本和电脑，但问题依旧存在。

3.xdc约束层面

为检验xdc约束是否引起该问题，引入了input delay和output delay约束，但均不能解决该问题。

4.Xilinx官方意见

为尽快解决该问题，我向Xilinx官方论坛发起了该问题，具体帖子如下：

该问题帖子链接：

https://support.xilinx.com/s/question/0D54U00005ZLyrGSAT/%E6%97%B6%E5%BA%8F%E8%BF%9D%E4%BE%8B%E9%97%AE%E9%A2%98%E5%9C%A8%E7%BB%BC%E5%90%88%E5%90%8E%E5%87%BA%E7%8E%B0hold%E6%97%B6%E5%BA%8F%E8%BF%9D%E4%BE%8B%E4%BD%86%E5%AE%9E%E7%8E%B0%E5%90%8E%E6%AD%A3%E5%B8%B8%E5%A6%82%E4%BD%95%E8%A7%A3%E5%86%B3%E7%BB%BC%E5%90%88%E5%90%8E%E7%9A%84hold%E6%97%B6%E5%BA%8F%E8%BF%9D%E4%BE%8B%E9%97%AE%E9%A2%98?language=zh_CN

官方回复：

官方通过既有类似问题进行了回复，具体详见链接：

https://support.xilinx.com/s/feed/0D52E00006hpo9DSAQ?language=en_US

结合多个工程师或会员的回复来看，大多认为综合后只是估计值，只是针对逻辑的优化，布局布线还都未完成。从估计结果来看，如果setup有很多余量，hold只是很小的违例，那么可以不用关注。对于同一个时钟域下的300ps 以下的hold time都可以暂时略过。一方面这个结果是基于软件对于布局布线的预估，另一方面软件在后续的implementation中有能力自动修复这样的问题。

5.其他关于该问题的描述与解决方案

（1）在Xilinx官方给出的《Vivado Design Suite用户指南设计分析与收敛技巧》中，对综合后的时序报告未作披露，仅对实现后的时序报告进行了说明。

（2）从vivado EDA工具的操作界面来看，summary中的时序报告为Implementation报告，synthesis时序报告系中间过程。

三、问题猜测性解释

。。。。此处省略，有时间再写

四、附参考书籍

违例时序 xff style span fpga开发

有关Vivado关于综合(Synthesis)后存在Hold时序违例(Hold＜0)，但实现(Implementation)后无时序违例(hold＞= 0)的问题的更多相关文章

ruby-on-rails - 关于 Ruby 的一般问题 - 2
我在我的rails应用程序中安装了来自github.com的acts_as_versioned插件，但有一段代码我不完全理解，我希望有人能帮我解决这个问题class_eval我知道block内的方法(或任何它是什么)被定义为类内的实例方法，但我在插件的任何地方都找不到定义为常量的CLASS_METHODS，而且我也不确定是什么here，并且有问题的代码从lib/acts_as_versioned.rb的第199行开始。如果有人愿意告诉我这里的内幕，我将不胜感激。谢谢-C 最佳答案这是一个异端。http://en.wikipedia
ruby - 我怎样才能更好地了解/了解更多关于 Ruby 的知识？ - 2
按照目前的情况，这个问题不适合我们的问答形式。我们希望答案得到事实、引用或专业知识的支持，但这个问题可能会引发辩论、争论、投票或扩展讨论。如果您觉得这个问题可以改进并可能重新打开，visitthehelpcenter指导。关闭9年前。我最近开始学习Ruby，这是我的第一门编程语言。我对语法感到满意，并且我已经完成了许多只教授相同基础知识的教程。我已经写了一些小程序(包括我自己的数组排序方法，在有人告诉我谷歌“冒泡排序”之前我认为它非常聪明)，但我觉得我需要尝试更大更难的东西来理解更多关于Ruby.关于如何执行此操作的任何想法？
ruby - 关于 Ruby 中 Dir[] 和 File.join() 的混淆 - 2
我在Ruby中遇到了一个关于Dir[]和File.join()的简单程序，blobs_dir='/path/to/dir'Dir[File.join(blobs_dir,"**","*")].eachdo|file|FileUtils.rm_rf(file)ifFile.symlink?(file)我有两个困惑:首先，File.join(@blobs_dir,"**","*")中的第二个和第三个参数是什么意思？其次，Dir[]在Ruby中有什么用？我只知道它等价于Dir.glob()，但是，我对Dir.glob()确实不是很清楚。最佳答案
elasticsearch源码关于TransportSearchAction【阶段三】 - 2
1.回顾.TransportServicepublicclassTransportServiceextendsAbstractLifecycleComponentTransportService：方法：1publicfinalTextendsTransportResponse>voidsendRequest(finalTransport.Connectionconnection,finalStringaction,finalTransportRequestrequest,finalTransportRequestOptionsoptions,TransportResponseHandlerT>
关于Qt程序打包后运行库依赖的常见问题分析及解决方法 - 2
目录一.大致如下常见问题：（1）找不到程序所依赖的Qt库version`Qt_5'notfound(requiredby（2）CouldnotLoadtheQtplatformplugin"xcb"in""eventhoughitwasfound（3）打包到在不同的linux系统下，或者打包到高版本的相同系统下，运行程序时，直接提示段错误即segmentationfault，或者Illegalinstruction(coredumped)非法指令（4）ldd应用程序或者库，查看运行所依赖的库时，直接报段错误二.问题逐个分析，得出解决方法：（1）找不到程序所依赖的Qt库version`Qt_5'
ruby - ruby 中是否有针对 ISO 8601 的综合库/模块？ - 2
是否已经实现了ISO8601的所有日期、时间、持续时间和间隔使用情况？ruby标准？我的意思是类似于类的东西，您可以在其中设置和获取详细信息，例如年、月、日、星期几、星期、小时、分钟、is_duration？、has_recurrence？等等也可以设置并导出到字符串？最佳答案 require'time'time=Time.iso8601Time.now.iso8601#iso8601stringtime.year#=>Yearofthedatetime.month#=>Monthofthedate(1to12)time.day#
ruby - 关于 Ruby/ChefSpec 编码风格的反馈 - 2
我是Ruby的新手，但过去两周我一直在对Chef测试进行大量研究。该测试使用ChefSpec和Fauxhai，但它看起来不是很“像ruby”，我希望社区能给我一些编码风格的建议。有没有更好的方法来编写这样的嵌套循环？Recipe/foo/recipes/default.rbpackage"foo"doaction:installendRecipe/foo/spec/default_spec.rbrequire'chefspec'describe'foo::default'doplatforms={"debian"=>['6.0.5'],"ubuntu"=>['12.04','10.04
ruby - 关于 ruby 类变量的困惑 - 2
假设一个使用类变量的简单ruby程序，classHolder@@var=99defHolder.var=(val)@@var=valenddefvar@@varendend@@var="toplevelvariable"a=Holder.newputsa.var我猜结果应该是99，但输出不是99。我想知道为什么。由于类变量的范围是类，我假设@@var="toplevelvariable"行不会影响类中的变量。最佳答案 @@var是Holder的类变量。而顶层的@@var不是Holder的同名类变量@@var，是你在创建类Obj
一文解决关于VLAN所有的疑惑 - 2
一文解决关于VLAN所有的疑惑VLAN基本概念为什么需要VLAN？怎么在交换机上划分VLAN，VLAN的工作原理有了子网，已经隔离了广播，还需要VLAN干啥？只进行子网划分，不进行VLAN划分VLAN划分与子网划分附加VLAN信息的方法VLAN划分交换机的端口类型（Access和Trunk）一、访问链接二、汇聚链接汇聚链接VLAN间通信为什么要进行VLAN间通信？路由器实现VLAN间通信路由器和交换机的连接方式通信细节三层交换机实现VLAN间通信加速VLAN间通信三层交换机与路由器三层交换机路由器路由器和交换机配合构建LAN的实例使用VLAN设计局域网的特点VLAN增加网络的灵活性不使用VLA
ruby - 关于 CoffeeScript 变量范围的困惑 - 2
我正在尝试了解CoffeeScript变量的范围。根据文档:ThisbehavioriseffectivelyidenticaltoRuby'sscopeforlocalvariables.但是，我发现它的工作方式不同。在CoffeeScript中a=1changeValue=->a=3changeValue()console.log"a:#{a}"#Thisdisplays3在ruby中a=1deffa=3endputsa#Thisdisplays1有人能解释一下吗？最佳答案 Ruby的局部变量(以[a-z_]开头)arerea