Analog Devices Inc. A2B（汽车音频总线）

背包旅行码农 2024-04-21 原文

背景

传统的汽车音频ECU一般通过单独的模拟电缆或现有的数字总线架构来连接，这两者都存在局限性、低效率、及不必要的费用等。使用模拟传输线的汽车音频系统需要专用且昂贵的屏蔽电缆，来传输多通道音频信号。在如今支持多通道（5.1或7.1）Dolby或DTS解码的高级音响系统中，所需电缆的数量迅速增加。而且，额外的模数转换器(ADC)和数模转换器(DAC)不仅会增加系统总成本，而且还可能使某些音频性能下降。

当代信息娱乐系统中已经广泛采用MOST®或以太网EAVB等数字总线标准，这是因为这些标准能够大幅简化模拟实施方案的连接复杂性。然而，MOST和以太网EAVB虽然能够提高性能和灵活性，但需要加入高价格的微控制器来实施相关软件协议栈，从而增加系统成本。此外，这些数字总线架构本身对节点之间的延迟存在着不确定性。对于ANC/RNC和ICC等易受延迟影响的应用，现有的数字总线架构存在的根本缺陷是不能被接受的。

介绍

Analog Devices Inc. A2B®（汽车音频总线）是一款高带宽、双向、数字音频总线，为音频设计提供更简单、更方便的解决方案。A2B能够用一条双线UTP（非屏蔽双绞线 Unshielded Twisted Pair）电缆传输I2S/TDM/PDM数据和I2C控制信息以及时钟和电源，节点间距离最长15米，整个菊花链最长40米。A2B可用作其自己的网络，具有嵌入式子网络，或者搭配其他较长距离协议用作端点传输总线。单个A2B网络中所有节点上的时钟均同步。系统中每个节点同时接收麦克风和串行音频数据。

A2B 音频总线的优点

可配置、灵活、低风险且易于使用

A2B 收发器允许 I2C 主机访问系统中的所有收发器。使用 SigmaStudio® 图形化开发环境（与支持ADI公司 SigmaDSP® 和 SHARC® 处理器系列的开发工具相同）可简化采用A2B 的系统的设计过程。ADI还提供众多的全功能评估系统，可快速完成 A2B 网络的原型制作并加快早期系统概念验证、测试、验证和调试过程。

图1 ADI SigmaStudio工具

降低系统和电缆成本、重量和复杂性

使用 A2B 无需昂贵的微控制器和外部存储器。能够在用于传输数据的同一UTP（非屏蔽双绞线）电缆上向远程节点供电的收发器，在每个总线供电的从机节点上无需本地电源，从而降低整体系统BOM成本。与可能需要两个或三个双绞线连接或昂贵布线方案的其他数字总线架构相比，UTP电缆节省了系统级成本，例如连接车辆音频系统所需的重型电缆线束。

图2 传统音频系统线束与A2B总线应用对比

出色的音频质量

A2B具有可配置的44.1kHz或48kHz帧速率以及高达50Mbps的带宽，非常适合传输数字音频并提供相对于模拟连接的出色音频质量。系统节点在每个方向上支持多达32个总线插槽，且插槽宽度可编程为最高32位，从而支持 I2S 以及高达TDM32的众多TDM配置。同时本地支持PDM输入，收发器将输入抽取为PCM格式，然后将其放在 A2B 总线上。

注：50Mbps是由于A2B支持最大超帧频率是48KHz。沿A2B总线的通信发生在周期性超帧中。超帧频率与同步信号频率相同，数据传输的比特率快1024倍（通常为49.152MHz）。

确定性低延迟

A2B 技术确保在每个帧的所有系统节点上同步采样和传递数据。帧结构在主机节点上被完全控制，以便对每个收发器在两个方向上使用可用的数据时隙进行编程，无论是贡献、提取或读取数据并将其传递到线路拓扑结构中的下一个节点。由于总线冲突或分组数据重组而导致的延迟会被移除。A2B 具有低于50µs的确定性极低延迟。

注：50µs延迟是由于通过 A2B 总线（主设备到从设备或从设备到主设备）传输的数据具有两帧延迟加上收发器中累积的任何内部延迟以及由于线路长度引起的延迟。因此，总体延迟略高于两个采样点。

A2B家族产品

AD242x系列A2B器件

A2B器件	AD2428	AD2427	AD2426	AD2429	AD2420
产品描述	主机	从机	端点从机	经过优化的主机	经过优化的端点从机
支持主机	是	否	否	是	否
TRX功能模块	A + B	A + B	仅A	仅B	仅A
I2S/TDM支持	是	否	否	是	否
PDM麦克风输入	4	4	4	4	2
支持的从机数	最多10个	—	—	最多2	—
节点间最大线缆长度	15米	15米	15米	5米	5米

表1 AD242x系列产品特性差异表

A2B 总线特性

线形拓扑结构
- 单主机、多从机
- 节点间距离最长达15 m，整体线缆长度达40m
远距离通信
- 同步数据
  - 多通道 I2S/TDM 至 I2S/TDM
  - 同步时钟，相位在所有节点中对齐
  - 低延迟从机到从机通信
- I2C 至 I2C 控制和状态信息
- GPIO 和中断
总线电源或本地电源从机节点
可使用 SigmaStudio 图形软件工具进行配置
通过AEC-Q100汽车应用认证

A2B 收发器特性

可配置 A2B 总线主机或从机操作
I2C 接口
8 位到 32 位多通道 I2S/TDM 接口
- 可编程I2S/TDM数据速率
- 多达 32 路上游和 32 路下游通道
PDM 接口
- 可编程PDM时钟速率
- 最多4个高动态范围麦克风输入
同时接收最多4个PDM麦克风的I2S数据
为每个收发器提供 ID 寄存器
交叉或直通布线
提供可编程设置以优化 EMC 性能

AD243x系列A2B器件

A2B 器件	AD2435W	AD2433W	AD2432W	AD2431W
收发器说明	主/ 子节点	精简的主/ 子节点	子节点	精简的末端点
能够用作主节点	是	是	否	否
TRX 功能模块	A + B	A + B	A + B	仅A
I2S/TDM 支持	是	是	否	否
PDM麦克风输入	4个麦克风	4个麦克风	4个麦克风	4个麦克风
支持的子节点数量	最多16个	最多16个	—	—
A2B 总线功率	高(≤ 50 W)	标准(≤ 2.7 W)	高(≤ 50 W)	高(≤ 50 W)
标称总线电压	7 V 至 24 V	4 V 至 9 V	7 V 至 24 V	7 V 至 24 V
远距离SPI	是	是	否	否

表2 AD243x系列产品特性差异表

A2B 总线特性

线形拓扑结构
- 单个主节点，最多 16 个从属节点
- 节点间距离长达 15 米，整个线缆长度达 80 米
远距离通信
- 同步数据
  - 多通道 I2S/时分复用至 I2S/时分复用
  - 时钟同步，相位在所有节点中对齐
  - 低延迟从属节点到节点通信
- I2C 至 I2C 控制和状态信息
- 远距离 GPIO
总线电源或本地电源从属节点
可使用 SigmaStudio 图形软件工具进行配置
AEC-Q100 适用于汽车应用

基线 A2B T收发器特性

可配置为 A2BA2B 总线主节点或从属节点
可通过 I2C 和接口进行编程
8 位到 32 位多通道 I2S/时分复用接口
I2S/TDM/PDM 可编程数据速率
- 多达 32 路上游和 32 路下游通道
- 主或从属节点上的四个高动态范围麦克风的 PDM 输入
通过多达四个 PDM 麦克风同时接收 I2S 数据
为每个收发器提供唯一 ID 寄存器
支持交越或直通布线
提供可编程设置以优化 EMC 性能

AD243x 收发器增强功能

混合信号
- 高达 50 W A2B 总线功率
- 稳压器容量增加（高达 100 mA）
- 电源电压的 ADC 监控
- 在低电压输入 (LVI) 模式下，支持 VIN 上的 3.3V 输入
数字
- 远距离高速 SPI（高达 10 Mbps）
- A2B 总线自我发现
- 专用硬件复位引脚
- I2S/TDM交叉开关
  - Tx/Rx 时分复用通道数据到 A2B 插槽的灵活映射
- 支持 I2C 快速模式 plus（1 MHz）
- 支持使用四个 PWM 输出的机舱 LED 控制
- 八个 GPIO 引脚，具有可配置的引脚映射

ADI A2B功能框图

图3 A2B功能框图

基本 A2B 系统

下图说明了一个基本的 A2B 系统。 A2B 主节点将数据下行发送到从节点，并接收上行数据。音频数据不需要从主节点传递到从节点，反之亦然，它也可以在从节点之间直接在任一方向流动。发送到多个节点的数据只需发送一次（即一个节点可以向所有节点或节点子集广播音频）。

图4 基本A2B总线系统

A2B 系统由一个主节点和多达 10 个以菊花链形式连接的从节点组成。 A 端口面向上游，B 端口面向下游。主节点不使用其上游 A 端口。从节点可能包含 ADC、DAC 或 (PDM) 麦克风；或者可能只是不涉及音频和 I2S 的指示器和传感器。

A2B总线带宽数据表

从节点数	下行数据流每个节点Slot (Speaker)	上行数据流每个节点Slot (Mics)	slot大小 Bit	下行数据流最大slot数 (Max. 32)	上行数据流最大slot数 (Max. 32)	上下行数据流总slot数
9	2	2	16	18	18	36
8	4	1	16	32	8	40
7	4	2	16	28	14	42
6	5	2	16	30	12	42
5	6	3	16	30	15	45
4	8	3	16	32	12	44
3	10	6	16	30	18	48
2	16	9	16	32	18	50
1	32	19	16	32	19	51*
9	3	0	24	27	0	27
8	3	0	24	24	0	24
7	4	0	24	28	0	28
6	5	0	24	30	0	30
5	6	0	24	30	0	30
4	8	0	24	32	0	32
3	10	1	24	30	3	33
2	16	1	24	32	2	34*
1	32	2	24	32	2	34*

表3 A2B总线带宽数据表

A2B 以数据包的形式移动数据，数据包速率为 44.1 kHz 或 48 kHz，通常与采样率相同。该系统可以支持 96 kHz 和 192 kHz 的 2 倍和 4 倍采样率。本文的其余部分将基于 48 kHz。音频数据大小可以是 16 位或 24 位。由于数据总是以全电平发送（即，最终输出音量通常在节点本地控制），在许多情况下，16 位将超出源和输出的可用动态范围。对于任何给定节点，下行方向最多有 32 个流，上行方向最多有 32 个流。每个节点对流的总数有一个聚合限制，与方向无关。对于 16 位数据，这是 51 个流。对于 24 位数据，此限制为 34 个流。从主节点的主机处理器的角度来看，任何节点上的所有 I2C 外设都可以通过 I2C 地址复用系统访问。 A2B 收发器部分也有 GPIO，系统支持虚拟化 GPIO。通过使用 A2B 总线的广播功能，跨多个节点的 GPIO 可以同步更新。对于具有本地处理的节点，还有本地处理器可以通过本地节点上的 I2C 读取的邮箱寄存器。

A2B超帧

图5 A2B超帧结构

$T_{superframe} = \frac{1S}{48kHz} = 20.83 us$

超帧周期（20.83 µsec，对应于 48 kHz）被分为 1024 位时间，也就是说超帧数据宽度为1024bit，其中包含同步控制帧SCF(Synchronization control frame)，同步响应帧SRF(Synchronization response frame),下行数据流数据与上行数据流数据。

图6 A2B超帧结构详情

由表3 A2B总线带宽数据表限制，slot带宽大小为16bit，总slot数为51。slot带宽大小为24bit，总slot数为34。也就是说A2B总线预留给音频数据流的带宽为 $16\times 51=24\times 34=816$ bit。控制帧64bit与响应帧64bit。

A2B总线数据速率为每秒 $48\times 1024=49.152$ 万位 (Mbps)。对于文章部分的其余部分，会将其四舍五入为 50 Mbps。

A2B 延迟

A2B 的关键特性之一是音频数据的固定延迟，无论它来自哪个节点以及它被路由到多少个节点。虽然我们将 A2B 描述为基于数据包的，但数据包的内容并未在每个节点存储和转发。每个节点在几个 A2B 位周期（一个 A2B 位周期约为 20 微秒）内开始输出其传入的数据流。

图7 A2B系统多音频源应用

具有多个音频源和输出的应用程序的一个有点虚构的示例显示了数据如何在节点之间移动。所有数据都在两个采样周期内移动。

虽然不完全正确，但由于不发送空时隙并且给定方向上的数据包是连续的，我们可以考虑一个具有 16 个下行时隙和 16 个上行时隙的简化系统（参见上图）。结合起来我们称之为超帧，它还包括 I2C 数据、GPIO 以及其他状态和控制位。主节点首先向下游发送一个包含 16 个通道（加上控制）的数据包。第一个节点抓取它被编程输出的数据，同时将比特流传递到下一个节点。重复此过程，直到到达最后一个节点。

如果特定节点是最后一个需要给定音频数据流的节点，则不会传递该流。如果主节点没有发送（在本例中）所有 16 个可能的流，则中间节点可以在未使用的流槽之一中向下游发送数据到另一个节点。

最后一个节点在接收到最后一个下行数据包后，在上行方向重复相同的过程。中间节点可以读取流，停止向上游传递不再需要的流，并添加自己的数据发往上游节点。

整个数据移动在一个音频采样周期内完成。还有一个采样周期用于在数据传输之前通过 I2S 将数据输入时钟，这意味着 I2S 数据的输出可以从接收数据开始两个采样周期（标称值，有一个小的额外固定延迟）。在 48 kHz 采样率下，这总计约为 50 µsec。

图 7 更详细地说明了数据交换，显示了数据在下游和上游发送，以及从输入到输出的过程仅略超过两个音频采样周期。A2B 以采样率在数据包中移动数据。此处说明的是上游和下游发送数据的两个节点上的 I2S 引脚之间的关系。无论节点彼此之间的物理关系如何，该数字都适用。

图8 A2B 数据总线延迟详图

图6 A2B数据总线同步数据交换关系

上下行数据流时隙配置关系

以下关系描述是站在从设备节点的角度来分析：

下行数据流时隙关系

寄存器配置表示：

DNSLOTS=6 表示整个A2B DATA BUS上已含有6个下行时隙数据。

LDNSLOTS=4 表示从节点需要输出4个本节点下行时隙数据。

DNMASK0=0xCC 表示本地下行数据选择的是2/3/6/7时隙数据，输出给TDM 发送数据接口

DNMASK0=0x03 表示本地下行数据选择的是8/9时隙数据，输出给TDM 发送数据接口

DNOFFSET=2 表示从节点获取从TDM接收数据接口偏移为2开始截取数据。

UPMASK0=0x03 对看下行数据流没有帮助。

TDMMODE=TDM8 表示从节点TDM接口模式是8时隙模式。

下行数据流时隙关系简单描述如下：

从节点设备从A端口收到来自主设备节点6个下行数据流，这6个下行数据需要移动到B端口给下级从节点，而且需要在本节点输出。分别在本节点的TDM Tx 发送数据接口的时隙2、3、6、7、8、9时隙输出。而且还需要将来自本节点的TDM Rx 发送数据接口的时隙，偏移为2个时隙的2,、3、4、5时隙送到B端口的6、7、8、9时隙给下级从节点。

上行数据流时隙关系