前言很多INTEL（ALTERA）IP生成的时候会自带例程，如LVDSSERDESIP，在菜单Generate中可以选择生成官方例程。之后会在IP所在目录下生产【lvds_0_example_design】文件夹，但在这个文件夹中并没有FPGA工程。例程在哪？查看readme.txt。Thisisthereadme.txtfilefortheexampledesignfilesetoftheAlteraLVDSSERDESIP.Filesinthisdirectoryallowyoutodothefollowing:1)CreateaQuartusPrimeprojectthatinstant

名称：密码锁设计Verilog代码Quartus 睿智FPGA开发板（文末获取）软件：Quartus语言：Verilog代码功能：1、设计一个密码锁的控制电路,当输入正确代码时,输岀开锁信号用红灯亮、绿灯熄灭表示关锁,用绿灯亮、红灯熄灭表示开锁2、在锁的控制电路中储存一个可以修改的4位代码，当开锁按钮开关的输入代码等于储存代码时,开锁3、从第一个按钮触动后的5秒内若未将锁打开,则电路自动复位并进入自锁状态，使之无法再打开,并由扬声器发出持续20秒的报警信号。本代码已在睿智FPGA开发板验证，睿智FPGA开发板如下，其他开发板可以修改管脚适配：1.工程文件2.程序文件3.程序编译4.RTL图5.

名称：数字频率计Verilog代码Quartus  DE1-SoC开发板(文末获取）软件：Quartus语言：Verilog代码功能：数字频率计  采用一个标准的基准时钟,在1s里对被测信号的脉冲数进行计数,即为信号频率利用等精度测量法可以测量1hz至99999999Hz信号频率七段码管显示测量值本代码已在DE1-SoC开发板验证，DE1-SoC开发板如下，其他开发板可以修改管脚适配：1.工程文件2.程序文件3.程序编译4.程序RTL图（结构图）5.管脚分配6.Testbench7.仿真图整体仿真图计数模块显示模块闸门信号产生模块单位选择模块锁存模块超量程模块部分代码展示://顶层模块modu

名称：Quartus数字秒表verilog代码青创QC-FPGA开发板(文末获取)软件：Quartus语言：Verilog代码功能：数字秒表设计1、支持复位、启动、暂停2、具有量程切换功能，可以切换显示小时、分钟或者秒、毫秒3、数码管显示时间，精确到10毫秒FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com本代码已在青创QC-FPGA开发板验证，青创QC-FPGA开发板如下，其他开发板可以修改管脚适配：1.工程文件2.程序文件3.程序编译4.管脚分配5.RTL图6.仿真图顶层整体仿真图分频模块控制模块显示模块部分代码展示:LIBRARY ieee;USE ieee

名称：Quartus智能抢答器Verilog代码远程云端平台软件：Quartus语言：Verilog代码功能：设计要求  (1)设计语言为Veri1og,硬件开发平台为Spartan-3E开发板。数码管显示倒计时5秒;每名选手抢到后由数码管显示其得分增加1,一共进行  (2)设计基于FPGA的智能抢答器的设计,要求有四名参赛选手,每次抢答由5轮  (3)采用层次化的设计。本代码已在远程云端平台验证，远程云端平台如下，其他远程云端平台可以修改管脚适配：1.工程文件2.程序文件3.程序编译4.RTL图5.管脚分配6.仿真文件7.仿真图部分代码展示:module qiangdaqi(input cl

名称：一种数据通信系统设计Verilog代码Quartus仿真（文末获取）软件：Quartus语言：Verilog代码功能：基本要求要求:系统为同步设计。TX模块通过串行通道向RX模块发送串行数据,串行数据中包含有效数据和无效数据,串行通道仅有1位时钟和1位数据,RX应正确接收TX发来的有效数据,不接收无效数据。自定义标记有效数据和无效数据的方法1.发送端代码文件2.接收端代码文件3.发送端testbench4.接收端testbench5.仿真图发送端仿真发送接收仿真部分代码展示://发送端module source(    input      sys_clk,               

名称：Quartus地铁售票设计Verilog代码AX301开发板软件：Quartus语言：Verilog代码功能：主要内容:1选择1号或者2号地铁线,每条线都有3元,4元,5元二种票价2选择买张或者两张。乘客在操作失误时,可以进行清零然后重新购买。3投钱可以选择1元,5元,10元,4比较投钱和票价。投钱和票价相等时,出票投钱大于票价时,找零,出票:投钱小于票价时,询问是否继续投钱,如果不继续投钱,则不出顒并且退钱。5显示选择几号线,选择的票价,购买几张投入的钱数以及找零的钱。本代码已在AX301开发板验证，开发板如下，其他开发板可以修改管脚适配1.工程文件2.程序文件3.程序运行4.RTL图

内容太多，只能慢慢补充完善了~对一个软件的熟练掌握，不仅在于完成项目工程，还在于对一个软件的各个功能的位置与使用要熟稔于心（个人看法）。软件界面默认打开的软件界面如下：关掉所有能关闭的窗口，剩下的就是一个软件最基本的结构                                                                            ——GBXLUO语录从上图可以知道，Quartus可以分为工具栏和常用功能栏，Quartus所有的功能都可以从9个工具栏中找到。工具栏：File、Edit、View、Project、Assignments、Processing、

 对于学习FPGA的初学者而言，使用Altera公司芯片的开发板价格较为便宜，参考的资料也多，而与之配套的就是QuartusII开发软件。小白自己使用的就是QuartusII13.1版本，下面用一个计数器的verilog代码为例，简述一下QuartusII的入门级使用和调用Modelsim仿真的方法。1：首先养成一个良好的习惯，在做工程前建立一个良好的工程文档（目的是让你自己可以找到该工程！！！）。本次工程文档命名cnt，小白呢，喜欢将工程文档内部分为以下四个文档：doc（放文件资料）,par（放QuartusII所创建的工程）,rtl（放代码）,sim（仿真的东西）。 如果不会的话，可以参照

名称：脉冲按键电诂按键显示器VHDL代码AX301开发板Quartus软件：Quartus语言：VHDL代码功能：4、脉冲按键电诂按键显示器设计一个具有8位显示的电话按键显示器;要求:(1)能准确地反映按键数字(2)显示器显示从低位向高位前移,逐位显示按键数字,最低位为当前输入位(3)*设置一个“重拨”键,按下此键,能显示最后一次输入的电话号码;  (4)*挂机2秒后能消除显示。本代码已在AX301开发板验证，开发板如下，其他开发板可以修改管脚适配：1.工程文件2.程序文件3.程序编译4.管脚分配5.RTL图6.Testebnch7.仿真图整体仿真图按键消抖模块控制模块显示模块部分代码展示:L