jjzjj

modelsim_Altera

全部标签

入门数字集成电路设计系列(一)——Modelsim安装及破解过程记录

入门数字集成电路设计系列(一)#Modelsim破解教程(记录)Modelsim是由MentorGraphics公司开发的软件,它是世界最优秀的VerilogHDL语言仿真工具,是FPGA/ASIC设计的首选仿真软件。Mentor公司则是电子设计自动化技术的领导产商,它提供完整的软件和硬件设计解决方案,让客户能在短时间内,以最低的成本,在市场上推出功能强大的电子产品。作为一个刚入门数字集成电路设计的新手,Modelsim是需要熟练掌握的软件,而官网的免费版的Modelsim只有有限的编译代码行数限制,这会成为开展大项目的障碍,为此,笔者花费了很长时间寻找了很多教程去破解这个软件,甚至为了这个软

对Modelsim例程文件进行编译、仿真

要学习verilog同学可以看过来,其实在modelsim里自带一些例程供我们参考学习,本文将带大家一起完成Verilog例程文件的编译和仿真操作,细致地说就是找到官方例程,对它进行编译、仿真得到波形。Step1:首先找到modelsim软件中的例程:以modelsim-SE10.5版本为例,依次打开modeltech64_10.5、examples、tutorials、Verilog和projects文件,最终找到该文件下的counter.v和tcounter.v文件。其中前者是模块文件,后者是测试文件,将该文件下的counter.v和tcounter.v文件拷贝到自己建的工程下面。下图是在

Modelsim键盘快捷键和鼠标操作

Modelsim键盘快捷键和鼠标操作使用Modelsim查看波形,大多数的操作是键盘和鼠标配合,通过熟悉快捷键操作可以帮助提操作效率。内容来自Modelsim的官方指导手册,在GUI界面中可以这样查询:Help->SEDocumentation-InfoHub(HTMLBrowerRequired),如下图所示:也可以通过安装目录进行查询,这里路径以安装在D:盘为例:D:\modeltech64_10.6e\docs\htmldocs1键盘快捷键和鼠标操作可以使用各种键盘和鼠标操作来操作用户界面。特定于窗口的键盘快捷键用户定义的键盘快捷键主窗口和源窗口的鼠标和键盘快捷键GUIWindows中的

Win11安装ise14.7(最终解决方案)——Ubuntu18.04安装ISE与modelsim

原文标题:HowtoinstallXilinxISEDesignSuite14.7onUbuntu18.04(withdrivers)如何在lunux下安装ISE14.7!!升级了win11,发现ise彻底用不了了,然后在网上找相关的博文,基本上是明确了用不了了。只能使用替代方案,然后发现有两个方式linux或者是使用Xilinx提供的方案(个人感觉很蠢)。两种方式都会在后续给出,本文采取的是第一种,在linux下安装。你要是你不想自己安装,也可以直接使用博主提供的虚拟机直接使用。会在文末给出。亲测方法可行,不建议小白自行安装首先说明,Ubuntu18.04是博主经过很多测试,redhat6.

Win11安装ise14.7(最终解决方案)——Ubuntu18.04安装ISE与modelsim

原文标题:HowtoinstallXilinxISEDesignSuite14.7onUbuntu18.04(withdrivers)如何在lunux下安装ISE14.7!!升级了win11,发现ise彻底用不了了,然后在网上找相关的博文,基本上是明确了用不了了。只能使用替代方案,然后发现有两个方式linux或者是使用Xilinx提供的方案(个人感觉很蠢)。两种方式都会在后续给出,本文采取的是第一种,在linux下安装。你要是你不想自己安装,也可以直接使用博主提供的虚拟机直接使用。会在文末给出。亲测方法可行,不建议小白自行安装首先说明,Ubuntu18.04是博主经过很多测试,redhat6.

基于Altera系列FPGA的PCIE(EP)的实现

2022.07.02:        PCIE对于高速串行通信领域来说,是一个很常见的名字,最近研究了很久的PCIE资料,完成了从一无所知的小白到稍懂一点的小白的转变。当然PCIE的演变历程悠久,涉及到的知识万万千千,实际工作中,我首先追求的是知识储备够用即可,不去强求精通所有的应用,完全的实用主义者,先搞定0->1。        对于altera系列FPGA系列的PCIE开发来说,结合当前的系统,我只研究了PCIE的EP端知识及rtl实现,看过的文档很多,最重要的两个文档是:《ug_pci_express.pdf》、《PCI+EXPRESS体系结构导读.pdf》。一.PCIE的基础知识简要

基于Altera系列FPGA的PCIE(EP)的实现

2022.07.02:        PCIE对于高速串行通信领域来说,是一个很常见的名字,最近研究了很久的PCIE资料,完成了从一无所知的小白到稍懂一点的小白的转变。当然PCIE的演变历程悠久,涉及到的知识万万千千,实际工作中,我首先追求的是知识储备够用即可,不去强求精通所有的应用,完全的实用主义者,先搞定0->1。        对于altera系列FPGA系列的PCIE开发来说,结合当前的系统,我只研究了PCIE的EP端知识及rtl实现,看过的文档很多,最重要的两个文档是:《ug_pci_express.pdf》、《PCI+EXPRESS体系结构导读.pdf》。一.PCIE的基础知识简要

Vivado联合modelsim仿真卡在executing analysis and compilation step阶段

vivado使用modelsim仿真老是会有问题,我每次都会单纯在验证到底是哪个工具的问题上花好几天时间,总结下来几个点。首先,如果一直卡住,那一定是有问题,不用再等了。如果不能仿真,那么从第一步开始检查,也就是是否关联modelsim成功,一定一定要仔细检查,因为默认文件夹的位置错了,我找了两天错!!!一、看modelsim的位置有没有错,就是当时编译库的位置(一般只是电脑盘位置不一样,后面几个文件的名字是一样的) 二、看仿真的位置对不对,我当时就是compilelibrariylocation位置不对:真滴每一步都不能放过 三、如果上面步骤都对了,还是不行,就点击setting里面的res

vivado2019.1关联modelsim仿真

vivado版本是2019.1modelsim版本是10.7下为modelsim链接链接:https://pan.baidu.com/s/1IzQIb7578P9aEfU7Xux5IA?pwd=1117提取码:1117默认已经安装好vivado和modelsim目录一、生成库文件二、modelsim加载库文件三、每个新工程的关联modelsim的步骤一、生成库文件1、找一个比较方便找的位置建立一个文件夹(后面仿真时需要用到),可以随意命名(建议和我的一样)。我是在modelsim安装文件夹下创建的。2、随便打开一个创建好的工程3、在弹出的窗口中按照标红的地方选择,②是刚才1步骤创建文件夹的位置

基于Verilog的mips指令集单周期/五级流水cpu,modelsim/vivado仿真设计 原创设计

一、设计目的1、了解提高CPU性能的方法。2、掌握流水线微处理器的工作原理。3、理解数据冒险、控制冒险的概念以及流水线冲突的解决方法。4、掌握流水线微处理器的测试方法。二、设计要求设计一种五级流水线的基于MIPS指令集的处理器,其可支持部分指令,能够处理指令相关和数据相关,使流水线能够正常运行。源码q3026159745三、设计内容1、各模块设计1.1、存储器设计Instruction指令存储器,ROM存储微处理器的指令,读出对应地址的指令Regfile寄存器堆存储各个寄存器的值,0号地址存R0的值,1号地址存储R1的值,以此类推Data数据存储器,RAM存储用户的数据,本实验存储器中存储的数