在项目中使用了xilinx的7系FPGA芯片xc7k325t-2ffg900，配置模式采用主串方式，开发环境采用ise14.7，故在原理设计阶段，spiflash芯片选用了华邦电子华邦电子的W25Q128FVSIG。在产品装配阶段，华邦电子的W25Q128FVSIG芯片渠道受限，进行原位替换，经过阅读比较同容量spiflash的器件手册，最终确定了两款国产spiflash用于原位替换。利用复旦微电子的FM25Q128A作为flash，生成bit时，选择数据位宽1，下载flash时，选择N25Q128；利用博雅科技的BY25Q128ASSIG作为flash，生成bit时，选择数据位宽1，下载fl

FM4550国产化开发板功能接口--系统框图--对应参数-1.主要参数系统1：FPGA型号：FMQL45T900PS内核：四核ARMCortex-A7，主频800MHzPS端内存：1GBDDR3,数据速率1066Mbps，32bitPL端内存：1GBDDR3,数据速率1600Mbps，32bitGTX收发器：16X速度等级：对标进口-2            芯片级别：工业级工作温度：-40℃-100℃           逻辑单元数量：350k查找表：218600              乘法器：900触发器：437200              BlockRAM：19.1MbEMMCF

XilinxPCIeIP核接口详解在FPGA领域中，PCIe（PeripheralComponentInterconnectExpress）总线接口已经成为了许多高速数据交换的标准。这是因为PCIe总线拥有极高的带宽、低延迟和可靠性。因此，Xilinx也提供了自己的PCIeIPs，以便在FPGA上实现PCIe接口。Xilinx的PCIeIP核支持PCIeGen1、Gen2、Gen3和Gen4协议。同时，它还能够与许多其他XilinxIP核集成，如DMA和AXI总线互连IP核。下面，我们来逐一介绍XilinxPCIeIP核的接口和功能：AXI总线接口XilinxPCIeIP核采用AXI（Adva

平台：vivado21018.3，modelsim 10.6c芯片：xc7k325tffg900-2(active)Adder/SubtracterIP可提供LUT和单个DSP48slice加法/减法实现方案。Adder/Subtracter模块可实现加法器(A+B)、减法器(A–B)，以及可通过签名或未签名数据运行的动态可配置加法器/减法器。该功能能够以单个DSP48slice方式实现，也能够以LUT方式实现。模块可以进行流水线处理。支持256位数据位宽输入。端口说明信号描述详细A[N:0]Input输入AB[M:0]Input输入BADDInput控制通过添加器/减法器执行的操作（高=加法

毕设涉及FPGA，准备记录一下准备过程。首先是Vivado的下载过程。1.进入赛灵思下载官网。(https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html)2.注册用户（已有账号跳过）按照指示注册好账号（过于简单就不说了。。）3.登陆上账号，再次进入第一步中的链接。4.选择2018.2选项。进入后选择下图中的栏目下载5.点击下载后会让你填写下图资料如实填写就好6.等待下载完成安装，安装教程网上有很多就不多说了。7.最重要的一点是

目录问题现象问题解决问题现象在Linux系统安装Xilinx_SDK时，第二步需要输入Xilinx的账户名和密码，如果没有账户名和密码，可以点击界面中的”pleasecreateone“来创建。但问题就出在正确创建Xilinx用户后依然无法正常安装软件，报错如下  出现这个问题的根本原因是注册Xilinx账户还有未填写的用户信息。解决方法如下:问题解决用注册的Xilinx账号登陆Xilinx官方网站，然后进入下载站如下图： 随便找个东西下载，如果账户少填写了东西，会提示填写信息，界面如下： 将这些信息填写好并提交后，若选择的软件可以正常下载，证明Xilinx账户缺失的个人信息填写完成。此时，回

IP核配置        Aurora64B/66BIP核的配置也比较简单，只需要对线速率和时钟进行配置，INITclk和DRPclk是IP核内部逻辑使用，与线速率和uesr_clk无关，这两个时钟可以选择用户提供方便的时钟频率，        LinkLayer进行接口的配置，datafolw模式可以选择全双工传输，半双工传输，以及单工传输。接口类型可以选择帧式接口和流式接口，可以选择是否使用流量控制功能，数据默认大端类型。也就是[0:63]的格式，可以勾选litterendiansupport改成常见的小端格式[63:0]。        对于Debugandcontrol,这里的几乎用不

xilinx7系列FPGA上电flash模式选择，主要是控制mode管脚电平。详情见下图： 若FPGA配置flash为spiflash类型，mode【2:0】=001；FPGA配置flash为bpiflash类型,mode【2:0】=010。FPGA上电读bpiflash时序如图：FPGA上电读spiflashx1模式时序如图：ConfigurationBanksVoltageSelect（CFGBVS）配置组电压选择（CFGBVS）引脚必须设置为高或低，以便确定bank0中的引脚和bank14，bank15中的多功能引脚的I/O电压支持当它们在配置期间使用。CFGBVS是参考的逻辑输入引脚0

1安装完iMPACT,点击图标打开2打开后界面如下，双击左上角选项BoundaryScan，右边会弹出空白区域3右边空白区域右击然后选择InitializeChain,软件会自动加载已上电且下载线已连接到电脑的xilinxFPGA器件4鼠标放到1图标右击选择2AssignNew...,可选着bit文件下载5鼠标放到图标1SPI/BPI,右击鼠标选择AddSPI/BPIFlash，可选择mcs文件进行固化

本文及后续更新都会放在个人主页~欢迎来看看https://lgyserver.top/index.php/2023/05/08/xilinx-vitis-ai%e9%87%8f%e5%8c%96%e9%83%a8%e7%bd%b2yolov5%e8%87%b3dpu-pynq/概要本文章记述了从YOLOv5源代码使用XilinxVitisAI进行量化并部署到DPU上的全流程。在开Pynq环境下运行测试通过。环境主机:Ubuntu22.04+Vivado2022.2+VitisAI2.5.0（使用Docker安装）+CUDA11.3开发板：XilinxKriaKV260+Pynq3.0+DPUP